[發(fā)明專利]無均衡器的多進制正交幅度調(diào)制信號的軟解調(diào)方法

無效

• 申請?zhí)枺?/td>: 201210147593.5
• 申請日: 2012-05-14
• 公開（公告）號: CN102664862A
• 公開（公告）日: 2012-09-12
• 發(fā)明（設計）人: 孫健;趙俞;宮紀波;袁東風
• 申請（專利權）人: 山東大學
• 主分類號: H04L27/38
• 分類號: H04L27/38
• 代理公司: 濟南金迪知識產(chǎn)權代理有限公司 37219
• 代理人: 許德山

1.一種無均衡器的多進制正交幅度調(diào)制信號的軟解調(diào)裝置，在XILINX?Virtex-4型FPGA芯片上搭建，由軟信息計算模塊和解調(diào)模塊相連接組成,其特征在于軟信息計算模塊包括乘法單元a、b、c、IQ分離單元、存儲器單元、截取單元a、b、c、d、e、f、g、移位單元a、b、多路選擇器單元、減法單元a、b、c、取負值單元a、b、c和比特組合單元；其中存儲器單元與乘法單元c相連接，乘法單元c分別與減法單元a和移位單元a相連接，移位單元a后接分別連移位單元b和減法單元b，移位單元b與減法單元c連接，乘法單元b與IQ分離單元相連接，IQ分離單元和截取單元a相連接，IQ分離單元分別與截取單元b、多路選擇單元a和取負值單元a連接，截取單元b和取負值單元a分別與多路選擇單元a相連接，多路選擇單元a與減法單元a相連接，減法單元a分別與截取單元c、d、多路選擇單元b和取負值單元b連接，截取單元d、減法單元b和取負值單元b分別與多路選擇單元b相連接，減法單元b分別與截取單元e、f、多路選擇單元c和取負值單元c連接，截取單元f、減法單元c和取負值單元c分別與多路選擇單元c相連接，減法單元c與截取單元g相連接，截取單元a、c、e、g分別與比特組合單元相連接；解調(diào)模塊由截取單元①、②、③、④、⑤、⑥、⑦、⑧和⑨、比特組合單元①、②、③及④和多路選擇單元組成；其中截取單元②、③與比特組合單元①相連接，截取單元④、⑤與比特組合單元②相連接，截取單元⑥、⑦與比特組合單元③相連接，截取單元⑧和⑨與比特組合單元④相連接，截取單元①與多路選擇單元相連接，比特組合單元①、②、③、④的輸出端分別與多路選擇單元相連接；所述多路選擇單元是9輸入的多路選擇單元。

2.一種無均衡器的多進制正交幅度調(diào)制信號的軟解調(diào)方法，在無線通信系統(tǒng)接收端信號處理的過程中，輸入信號被分為實部I路與虛部Q路同時進行處理，現(xiàn)以I路為例，Q路處理過程同I路相同；

設第i路接收信號中第k個比特的實部I路軟信息值的計算如下：

LLRi(bI,k)=Hi2·DI,k]]>

其中y_I[i]=Re(r[i]/H_i)為除法均衡后符號的實部，D_I，k是y_I[i]中第k個比特與距離其最近的星座點之間的距離，D_I,k-1是y_I[i]中第k-1個比特與距離其最近的星座點之間的距離，LLR_i(b_I,k)是接收信號第i路第k個比特I路的軟信息值，r[i]為接收端接收信號，H_i為信道估計值，是H_i的復共軛，d_I,k為第k個比特的判決區(qū)域?qū)挾鹊囊话耄琸>1，M為調(diào)制階數(shù)，因為得到改進的接收端格雷編碼MQAM調(diào)制信號第i路第k個比特的I路LLR計算公式為：

其中LLR_i(b_I,k)是接收信號第i路第k個比特I路的軟信息值，LLR_i(b_I，k-1)是接收信號第i路第k-1個比特I路的軟信息值，r[i]為接收端接收信號，H_i為信道估計值，是H_i的復共軛，d_I,k為第k個比特的判決區(qū)域?qū)挾鹊囊话耄ㄐ畔到y(tǒng)的發(fā)送端采用歸一化的調(diào)制星座，則接收端也進行針對歸一化星座點的處理，令k>1，M為調(diào)制階數(shù)，α(M)為針對歸一化星座點的參數(shù)，其值由調(diào)制階數(shù)M決定，α(M)=0,M=0；α(M)=1,M=2；M=4；M=16；α(M)=1/42,]]>M=64；α(M)=1/170,]]>M=256；

假設接收端已知信道估計值H_i，根據(jù)式（1.2），接收端不再對接收信號進行均衡處理，而是直接利用接收信號r[i]計算接收信號的軟信息值，實現(xiàn)接收信號的軟解調(diào)，現(xiàn)以I路為例，Q路處理過程同I路相同，該軟解調(diào)方法步驟如下：

1）將接收信號r[i]與信道估計值送入軟信息計算模塊，計算接收信號的軟信息值：

（1）將接收信號r[i]與信道估計值送入乘法單元，得到送入IQ分離單元取實部，得到第1個接收比特的實部（I路）軟信息，即

（2）將信道估計值H_i送入乘法單元得到H_i²，根據(jù)k>1，計算M取值分別為0、2、4、16、64、256時第2個接收比特即k＝2的判決區(qū)域，存入存儲器單元中，調(diào)制階數(shù)M=2^t,以t=log₂(M)為存儲器的地址，根據(jù)設定的M值從存儲器中取出對應的d_I,2值，將d_I,2與H_i²送入乘法單元相乘，得到

（3）在數(shù)字信號處理中，輸入數(shù)字信號的每一個比特是有高低位區(qū)別的，以4比特數(shù)字信號1100為例，其最左側的1即為該信號的最高位，最右側的0即為該信號的最低位；截取單元截取LLR_i(b_I,1)的最高位作為多路選擇單元的控制信號，若該控制信號為0，則多路選擇單元輸出LLR_i(b_I,1)，若該控制信號為1，則多路選擇單元輸出-LLR_i(b_I,1)，其中，-LLR_i(b_I,1)是LLR_i(b_I,1)經(jīng)取負值單元進行取負操作得到的；

（4）將與多路選擇單元的輸出值送入減法單元完成減法運算，即得到第2個比特的軟信息：

LLR_i(b_I,2)=-|LLR_i(b_I,1)|+d_I,2|H_i|²

（5）依次計算第3個、第4個接收比特的判決區(qū)域，根據(jù)調(diào)制方式M，I路和Q路分別有l(wèi)og₂(M)/2個比特，由于設定的最高調(diào)制階數(shù)為M=256，可知共有4個比特，將經(jīng)移位單元右移一位即可得到再將經(jīng)移位單元右移一位即可得到再根據(jù)式（1.2）重復步驟（3）、（4）即可計算出第3個、第4個比特的軟信息；

（6）截取單元分別截取上述4個接收比特的軟信息的最高位作為軟判決得到的判決比特，并將所得4個判決比特值輸入比特組合單元，在比特組合單元中，按照第1個比特的判決值在最高位、第4個比特的判決值在最低位的形式進行比特組合，得到I、Q兩路的判決比特值組合；

2）將接收信號的軟信息值送入解調(diào)模塊，完成接收信號的軟解調(diào)：

a.截取單元根據(jù)調(diào)制階數(shù)M分別對I、Q兩路的判決比特值組合從高位開始截取，每路截取log₂(M)/2個比特；

b.比特組合單元按照I路在高位、Q路在低位的形式對截取的log₂(M)/2個比特進行組合后送入多路選擇單元；

c.多路選擇單元有9個數(shù)據(jù)輸入口、1個選擇參數(shù)輸入口sel，將步驟b中所得比特組合從第t=log₂(M)個輸入口輸入多路選擇單元，其他輸入口置0值，以t=log₂(M)=0、1、2、4、6、8作為選擇參數(shù)，即能實現(xiàn)根據(jù)調(diào)制階數(shù)M選擇解調(diào)方式，從而得到最終的解調(diào)信號。