[發明專利]用來檢測時脈抖動的檢測電路

有效

• 申請號: 201210143391.3
• 申請日: 2012-05-10
• 公開（公告）號: CN103391072A
• 公開（公告）日: 2013-11-13
• 發明（設計）人: 涂志芳
• 申請（專利權）人: 揚智科技股份有限公司
• 主分類號: H03K5/19
• 分類號: H03K5/19
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 任默聞

技術領域

本發明涉及時脈抖動，特指一種用來檢測時脈抖動的檢測電路。

背景技術

高速數字電路設計中，需要高頻的時脈信號來進行電路與電路之間的同步，而且，對于時脈信號準確度的要求也較高。然而，由時脈產生器所產生時脈抖動(clock?jitter)會造成時脈信號的頻率飄移，可能進一步突顯電路本身設計上的缺陷，甚至是導致電路的誤動作，因此，對于時脈抖動的處理便成了高速數字電路設計中一項重要的課題。

所謂的時脈抖動，簡單來說就是時脈信號的脈沖邊緣的相位會有提前或延遲的變動。在現有技術中，已存有一些關于檢測時脈抖動的技術，其中一種較為直覺的方式是由外部儀器直接針對時脈產生器所產生的時脈信號進行量測，但是這種方式必需對電路輸出入接口的設計進行調整，也就是需要提供一個額外的信號接腳來輸出時脈信號，以供外部儀器進行量測。而另一種方法則是通過電路內部的模擬電路，如鎖相回路所產生的信號來判斷，其中依據鎖相回路的輸入與輸出信號，以及一個穩定且準確的參考時脈信號，通過相互比較來得知頻率飄移，判斷是否存在時脈抖動。

然而，以上所述的傳統時脈抖動檢測方式涉及鎖相回路等模擬電路或者外部儀器，因此不論在電路面積、電力消耗、時間與硬件成本上都相當可觀。因此，先前技藝中仍存在亟待改善的地方。

發明內容

有鑒于此，本發明的一目的在于提供一種可檢測時脈信號中的時脈抖動的方式，該方式利用可整合于電路系統的內部的檢測電路來檢測時脈抖動，因此不需倚靠外部復雜且不便的量測儀器。另外，本發明的檢測電路由簡單的數字電路來實現，因此，相較于傳統采用鎖相回路來進行時脈抖動檢測的技術，所需的電路更為簡單，較不耗電，且成本更為低廉。

本發明的一實施例提供一種時脈檢測電路。該檢測電路用來檢測一時脈信號中是否包含時脈抖動，并且包含：一延遲電路與一判斷電路。該延遲電路用以產生一延遲信號。該判斷電路耦接于該延遲電路，依據該時脈信號與該延遲信號來產生一第一輸出信號與一第二輸出信號。再者，該判斷電路比較該第一輸出信號與該第二輸出信號來產生一第一檢測信號，以指出該時脈信號中是否包含時脈抖動。

較佳者，該判斷電路包含：一第一D型正反器、一第二D型正反器以及一第一邏輯門。該第一D型正反器耦接于該延遲電路，并且用以依據該時脈信號與該延遲信號來產生該第一輸出信號。該第二D型正反器耦接于該第一D型正反器，并且用以依據該時脈信號與該第一輸出信號來產生該第二輸出信號。該第一邏輯門耦接于該第一D型正反器與該第二D型正反器，并且用以對該第一輸出信號與該第二輸出信號進行一反互斥或(XNOR)運算來產生該第一檢測信號。

本發明采用電路架構簡單且常見的數字電路：D型正反器與邏輯門，便可達到檢測時脈抖動的效果。相較于現有技術中采用鎖相回路與參考頻率產生電路來比較的方式，或者是利用外部儀器量測的方式，本發明都提供了一個電路架構較為精簡、耗電較低、成本更為低廉、迅速且有效的時脈抖動檢測方式。

附圖說明

此處所說明的附圖用來提供對本發明的進一步理解，構成本申請的一部分，并不構成對本發明的限定。在附圖中：

圖1為本發明檢測電路的第一實施例的電路架構圖。

圖2與圖3為圖1所示的檢測電路的各節點信號的時序號。

圖4為本發明檢測電路的第二實施例的電路架構圖。

圖5為本發明檢測電路的第三實施例的電路架構圖。

圖6與圖7為圖5所示的檢測電路的各節點信號的時序號。

圖8為本發明檢測電路的第四實施例的電路架構圖。

圖9為本發明的時脈抖動檢測電路的一實施例的電路架構圖。

附圖標號：

10、20、100、200、100_1~100_8?????????檢測電路

110、210??????????????????????????????延遲電路

120、220??????????????????????????????決定電路

130、230??????????????????????????????維持電路

122、124、134、2124、222、224、234????正反器

126、132、226、232????????????????????邏輯門

212???????????????????????????????????信號產生裝置