[發(fā)明專利]信息處理的方法、裝置和系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201210143153.2
• 申請日: 2012-05-10
• 公開（公告）號: CN102693166A
• 公開（公告）日: 2012-09-26
• 發(fā)明（設(shè)計）人: 牛功彪;趙俊峰;賈群
• 申請（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號: G06F11/07
• 分類號: G06F11/07
• 代理公司: 北京三高永信知識產(chǎn)權(quán)代理有限責(zé)任公司 11138
• 代理人: 黃厚剛

1.一種信息處理的方法，其特征在于，所述方法包括：

當(dāng)設(shè)備管理系統(tǒng)DMS管理的多個節(jié)點運行時，所述DMS獲取所述每個節(jié)點的中央處理器CPU運行信息；

當(dāng)所述多個節(jié)點中出現(xiàn)故障節(jié)點時，所述DMS根據(jù)所述每個節(jié)點的CPU運行信息獲知故障節(jié)點；

所述DMS對所述故障節(jié)點進行調(diào)試。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述DMS管理的每個節(jié)點均包括現(xiàn)場可編程門陣列FPGA、調(diào)試接口XDP和CPU，所述DMS獲取所述每個節(jié)點的CPU運行信息之前，所述DMS管理的每個節(jié)點執(zhí)行以下步驟：

節(jié)點的FPGA接收所述節(jié)點的CPU通過調(diào)試接口XDP傳送的CPU運行信息；

所述FPGA將所述CPU運行信息轉(zhuǎn)換成所述DMS能夠顯示的信息，并將所述轉(zhuǎn)換后的信息傳送給板上管理控制器BMC的CPU，使所述BMC的CPU對所述轉(zhuǎn)換后的信息進行封裝并將所述封裝后的信息傳送給所述DMS。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述將所述轉(zhuǎn)換后的信息發(fā)送給BMC的CPU，包括：

所述FPGA向BMC的CPU發(fā)送中斷請求信息，使所述BMC的CPU從所述FPGA中取出所述轉(zhuǎn)換后的信息。

4.根據(jù)權(quán)利要求1-3任一項所述的方法，其特征在于，所述DMS對所述故障節(jié)點進行調(diào)試，包括：

所述DMS根據(jù)所述故障節(jié)點的CPU信息獲取所述故障節(jié)點的故障恢復(fù)信息；

所述DMS將所述故障節(jié)點的故障恢復(fù)信息通過BMC的CPU傳送給FPGA，使所述FPGA將所述故障恢復(fù)信息轉(zhuǎn)換為所述故障節(jié)點的CPU能夠執(zhí)行的指令并將所述指令通過XDP傳送給所述故障節(jié)點的CPU。

5.一種設(shè)備管理系統(tǒng)DMS，其特征在于，所述設(shè)備管理系統(tǒng)包括：

獲取模塊，用于當(dāng)DMS管理的多個節(jié)點運行時，獲取所述每個節(jié)點的中央處理器CPU運行信息；

故障診斷模塊，用于當(dāng)所述多個節(jié)點中出現(xiàn)故障節(jié)點時，根據(jù)所述每個節(jié)點的CPU運行信息獲知故障節(jié)點；

故障調(diào)試模塊，用于對所述故障節(jié)點進行調(diào)試。

6.根據(jù)權(quán)利要求5所述的設(shè)備管理系統(tǒng)，其特征在于，所述故障調(diào)試模塊，包括：

獲取單元，用于根據(jù)所述故障節(jié)點的CPU運行信息獲取所述故障節(jié)點的故障恢復(fù)信息；

命令下發(fā)單元，用于將所述故障節(jié)點的故障恢復(fù)信息通過板上管理控制器BMC的CPU傳送給現(xiàn)場可編程門列陣FPGA，使所述FPGA將所述故障恢復(fù)信息轉(zhuǎn)換為所述故障節(jié)點的CPU能夠執(zhí)行的指令并將所述指令通過XDP傳送給所述故障節(jié)點的CPU。

7.一種節(jié)點，其特征在于，所述節(jié)點包括：現(xiàn)場可編程門陣列FPGA、調(diào)試接口XDP和中央處理器CPU，其中所述FPGA包括：

接收模塊，用于接收所述CPU通過所述XDP傳送的CPU運行信息；

信息處理模塊，用于將所述接口信息轉(zhuǎn)換成設(shè)備管理系統(tǒng)DMS能夠顯示的信息，并將所述轉(zhuǎn)換后的信息傳送給板上管理控制器BMC的CPU，使所述BMC的CPU對所述轉(zhuǎn)換后的信息進行封裝并將所述封裝后的信息傳送給所述DMS。

8.根據(jù)權(quán)利要求7所述的節(jié)點，其特征在于，所述信息處理模塊，包括：

第一發(fā)送單元，用于向BMC的CPU發(fā)送中斷請求信息，使所述BMC的CPU從所述FPGA中取出所述轉(zhuǎn)換后的信息。

9.根據(jù)權(quán)利要求7或8所述的節(jié)點，其特征在于，所述信息處理模塊還包括：

接收單元，用于接收所述DMS通過所述BMC的CPU傳送的所述節(jié)點的故障恢復(fù)信息；

轉(zhuǎn)換單元，用于將所述故障恢復(fù)信息轉(zhuǎn)換為所述CPU能夠執(zhí)行的指令；

第二發(fā)送單元，用于將所述指令通過所述XDP傳送給所述節(jié)點的CPU。

10.一種信息處理的系統(tǒng)，其特征在于，所述系統(tǒng)包括：如權(quán)利要求5-6任一項所述的設(shè)備管理系統(tǒng)DMS和如權(quán)利要求7-9任一項所述的節(jié)點。