[發明專利]制造雙多晶硅柵極的方法及使用其制造半導體器件的方法

無效

• 申請號: 201210142335.8
• 申請日: 2012-02-15
• 公開（公告）號: CN102655084A
• 公開（公告）日: 2012-09-05
• 發明（設計）人: 盧徑捧;殷庸碩
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/8238
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邱軍

技術領域

本申請的示范性實施例涉及制造半導體器件的方法，更具體地，涉及制造雙多晶硅柵極的方法以及使用其制造半導體器件的方法。

背景技術

近來，互補金屬氧化物半導體(CMOS)電路已經廣泛用于減少半導體器件的功耗。CMOS電路典型地包括設置于同一個襯底中和/或上的N溝道MOS(NMOS)晶體管和P溝道MOS(PMOS)晶體管。通常，PMOS晶體管可具有埋置溝道結構。隨著CMOS電路變得更高度集成，PMOS晶體管的溝道長度逐漸減小。如果PMOS晶體管具有埋置溝道結構，則PMOS晶體管將大大受到短溝道效應的影響，短溝道效應導致溝道漏電流。因此，提出一種雙多晶硅柵極結構以實現具有表面溝道結構的PMOS晶體管。雙多晶硅柵極結構可以包括摻雜有N型雜質的N型多晶硅圖案和摻雜有P型雜質的P型多晶硅圖案。P型多晶硅圖案可以用作PMOS晶體管的柵極，而N型多晶硅圖案可以用作NMOS晶體管的柵極。

為了形成雙多晶硅柵極結構，柵極絕緣層可以形成在具有NMOS晶體管區域和PMOS晶體管區域的襯底上，并且多晶硅層可形成在柵極絕緣層上。在多晶硅層形成期間或者形成之后，以第一導電類型的雜質(例如N型雜質)摻雜多晶硅層。然后，可形成掩模圖案以暴露PMOS晶體管區域而覆蓋NMOS晶體管區域，并且采用掩模圖案作為注入掩模，可將第二導電類型的雜質注入到PMOS晶體管區域中的第一導電類型的多晶硅層中。這樣，PMOS晶體管區域中的第一導電類型的多晶硅層可轉變為第二導電類型的多晶硅層，例如P型多晶硅層。如果N型多晶硅的雜質濃度過高，則采用反向摻雜(counter?doping)工藝難以使PMOS晶體管區域的N型多晶硅層轉變為P型多晶硅層。相反的，如果N型多晶硅的雜質濃度過低，則采用反向摻雜工藝可更容易地使PMOS晶體管區域中的N型多晶硅層轉變成P型多晶硅層。但是，當N型多晶硅層的雜質濃度過低時，NOMS晶體管區域中的N型多晶硅層的電特性可能劣化。

為了解決上述問題，本征多晶硅層可形成在具有NOMS晶體管區域和PMOS晶體管區域的襯底上。隨后，N型雜質可以選擇性地注入到NMOS晶體管區域的本征多晶硅層中，且P型雜質可以選擇性地注入到PMOS晶體管區域的本征多晶硅層中。然而，在這種情況下，需要兩個不同的掩模圖案，例如，第一掩模圖案和第二掩模圖案，以形成雙多晶硅柵極結構。使用第一光掩模形成第一掩模圖案以選擇性暴露NOMS晶體管區域，并且使用第二光掩模形成第二掩模圖案以選擇性暴露POMS晶體管區域。也就是，需要兩個單獨的光掩模，這將導致CMOS電路的制造成本增加。此外，可能需要額外的工藝，例如，用于移除第一掩模圖案和第二掩模圖案的第一光致抗蝕劑和第二光致抗蝕劑去除工藝。此外，還可能需要第一清洗工藝和第二清洗工藝以去除第一掩模圖案和第二掩模圖案的殘余。結果，總的工藝步驟的數量增加。

發明內容

示范性實施例涉及制造雙多晶硅柵極的方法以及使用其制造半導體器件的方法。

根據某些實施例，一種制造雙多晶硅柵極的方法包括在具有第一區域和第二區域的襯底上形成摻雜有第一導電類型雜質的多晶硅層；形成掩模圖案，該掩模圖案覆蓋第一區域中的多晶硅層而暴露第二區域中的多晶硅層；注入第二導電類型的雜質到掩模圖案所暴露的第二區域中的多晶硅層中；移除掩模圖案，并且圖案化多晶硅層以在第一區域中形成第一多晶硅圖案并在第二區域中形成第二多晶硅圖案。第二多晶硅圖案形成為具有從其側壁橫向突出的突出部。隨后，注入第二導電類型的雜質到第二區域的襯底中以形成輕摻雜區域，并且注入第二導電類型的雜質到第二多晶硅圖案的突出部以對突出部摻雜第二導電類型雜質。

第一區域可以為NMOS晶體管區域而第二區域可以為PMOS晶體管區域。

第一導電類型可以為N型而第二導電類型可以為P型。

可以通過向處理腔中同時提供處理源氣體和第一導電類型的雜質源氣體來形成摻雜有第一導電類型雜質的多晶硅層，處理源氣體用于沉積多晶硅層，第一導電類型的雜質源氣體用于摻雜多晶硅層。