[發(fā)明專利]一種可重構(gòu)算子陣列結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 201210140403.7
• 申請日: 2012-05-07
• 公開（公告）號: CN103390070A
• 公開（公告）日: 2013-11-13
• 發(fā)明（設(shè)計）人: 雍珊珊;王新安;張芳妮;史小龍;劉彬;張興
• 申請（專利權(quán)）人: 北京大學深圳研究生院
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

【技術(shù)領(lǐng)域】

本發(fā)明涉及集成電路設(shè)計領(lǐng)域，具體涉及一種可重構(gòu)算子陣列結(jié)構(gòu)。

【背景技術(shù)】

FPGA可編程實現(xiàn)不同功能，能夠彌補CPU處理速度慢和ASIC靈活性差的不足，隨著工藝的進步和結(jié)構(gòu)的優(yōu)化，目前FPGA已經(jīng)成為與CPU、DSP、存儲器同等重要的IC器件，在通信領(lǐng)域、消費電子領(lǐng)域、國防、航空航天等領(lǐng)域中被廣泛應(yīng)用。同時，在可預(yù)見的未來，F(xiàn)PGA的優(yōu)勢將繼續(xù)保持，且被越來越多的領(lǐng)域所接受，具有很強的生命力。

當前FPGA的結(jié)構(gòu)均基于SRAM編程方式，可編程邏輯單元采用LUT(Lookup?Table，查找表)構(gòu)建，基于布爾邏輯的映射方法。這種結(jié)構(gòu)單元粒度小，對互連資源的需求大，當前FPGA中互連資源面積占芯片面積約70％左右，互連延遲在50％-60％，同時無法進行有效的功耗管理。然而，F(xiàn)PGA可編程的特性和較低的開發(fā)成本，使用戶愿意犧牲面積和功耗而采用FPGA。FPGA的供應(yīng)商只有少數(shù)幾家公司，如Xilinx、Altera、Lattice、Actel、Atmel等，這些公司通過大量專利壟斷了FPGA的研究和發(fā)展。

隨著集成電路工藝進入45nm以后，新應(yīng)用不斷興起，如云計算、3D圖像處理、4G通信等，用戶對設(shè)計效率、速度和功耗有了更高的需求，F(xiàn)PGA的研究也在不斷探索新的結(jié)構(gòu)和實現(xiàn)方式，以解決設(shè)計效率、速度、面積和功耗管理的不足。從FPGA廠商Xilinx和Altera公司的產(chǎn)品也可以得知，F(xiàn)PGA結(jié)構(gòu)在向著多元化發(fā)展，其單元向更大粒度的結(jié)構(gòu)演變。

在學術(shù)界，國內(nèi)外對FPGA結(jié)構(gòu)的研究不是很多，國外有Cornell大學、多倫多大學，東京大學，南卡羅來納大學，Ryerson?University，F(xiàn)ederal?Institute?of?Technology，University?of?New?South?Wales等，國內(nèi)有復旦大學、西安電子科技大學等。已公開的研究資料顯示，針對FPGA結(jié)構(gòu)的研究主要集中可編程邏輯單元和互連結(jié)構(gòu)，通過提高局部連接速度、優(yōu)化電路結(jié)構(gòu)以及嵌入加速單元的方式提高性能，屬于對現(xiàn)行FPGA結(jié)構(gòu)的改進。針對新型FPGA結(jié)構(gòu)的研究很少。

研究新型FPGA的陣列結(jié)構(gòu)，適應(yīng)工藝技術(shù)的進步、滿足新應(yīng)用的需求，具有重要的學術(shù)意義和應(yīng)用價值。新型FPGA結(jié)構(gòu)的研究與發(fā)展主要體現(xiàn)在如下兩個方向：

1、新工藝、新器件的研究，如替代SRAM編程實現(xiàn)方式，采用3D集成器件，從而提升FPGA性能；

2、較大功能粒度的可編程邏輯單元及其陣列的研究，取代基于LUT的可編程邏輯單元陣列(當前的FPGA結(jié)構(gòu))，從而提升性能和設(shè)計效率。

本專利為發(fā)明人在上述第二個研究方向上開展研究的基礎(chǔ)上，提出的用一種粒度更大且功能可配置的單元“可重構(gòu)算子”替代FPGA中LUT可編程邏輯單元，從而獲得一種新型的FPGA結(jié)構(gòu)，在設(shè)計效率和功耗管理上有所進步，滿足信號處理、媒體處理、通信基帶處理等數(shù)據(jù)流應(yīng)用算法的需求。

【發(fā)明內(nèi)容】

本發(fā)明的目的是提供一種能夠通過反復編程實現(xiàn)不同應(yīng)用的可重構(gòu)算子陣列結(jié)構(gòu)，在特定應(yīng)用領(lǐng)域替代FPGA。

為實現(xiàn)上述目的，本發(fā)明提供一種可重構(gòu)算子陣列結(jié)構(gòu)，該結(jié)構(gòu)的邏輯資源由多種可重構(gòu)算子組成。所述可重構(gòu)算子的功能可配置，可分成功能算子和時序算子兩種。所述功能算子包含運算類算子、多路選擇器算子、控制器算子，功能算子實現(xiàn)組合邏輯；所述時序算子包含寄存器算子、存儲器算子，可被時鐘網(wǎng)絡(luò)驅(qū)動。

所述運算類算子按照運算類型分成四種，分別為算術(shù)類算子、移位類算子、邏輯類算子、dsp(digital?signal?processing)類算子。四類算子根據(jù)不同的配置信息可配置成不同的功能。

所述算術(shù)類算子的功能有加法、進位加法、減法、進位減法、有符號數(shù)大于比較、有符號數(shù)帶進位的大于比較、無符號數(shù)大于比較、無符號數(shù)帶進位的大于比較、有符號數(shù)小于比較、有符號數(shù)帶進位的小于比較、無符號數(shù)小于比較、無符號數(shù)帶進位的小于比較、相等比較共十三種。

所述邏輯類算子的功能有按位與、按位或、按位非、按位異或共四種。

所述移位類算子的功能有左移、帶移位鏈輸入左移、邏輯右移、帶移位鏈輸入邏輯右移、算術(shù)右移共五種。

所述dsp類算子的功能有無符號乘法、有符號乘法、多周期無符號乘法、多周期有符號乘法四種。

所述多路選擇器算子的功能即根據(jù)控制信號進行數(shù)據(jù)選擇，支持兩路數(shù)據(jù)的選擇。