[發(fā)明專利]金屬氧化物半導(dǎo)體晶體管的制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210139956.0
• 申請(qǐng)日: 2012-05-08
• 公開(kāi)（公告）號(hào): CN103390555A
• 公開(kāi)（公告）日: 2013-11-13
• 發(fā)明（設(shè)計(jì)）人: 卜偉海;康勁
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336
• 代理公司: 北京德琦知識(shí)產(chǎn)權(quán)代理有限公司 11018
• 代理人: 牛崢;王麗琴

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件制造技術(shù)，特別涉及一種金屬氧化物半導(dǎo)體晶體管的制作方法。

背景技術(shù)

眾所周知，采用與體硅類似的半導(dǎo)體襯底基體作為第一代硅襯底已經(jīng)受到了多方面的挑戰(zhàn)，于是提出半導(dǎo)體襯底基體中加入一層絕緣層，也就是絕緣體上硅（SOI，Silicon-On-Insulator）技術(shù)。如圖1所示，以基于體硅100的SOI技術(shù)為例進(jìn)行說(shuō)明，SOI技術(shù)將體硅100分為三層，表面是一層很薄的頂層硅102(Top?Silicon),用于制造半導(dǎo)體器件，頂層硅102的厚度從200埃到幾微米，取決與不同的應(yīng)用；頂層硅102下方是依托在體硅100上的絕緣埋層（buried?insulating?layer），這種絕緣埋層通常是二氧化硅，因此稱為氧化埋層（BOX，Buried?Oxide）101，BOX?101的厚度范圍約為幾百到數(shù)千埃；BOX?101下方是剩余的體硅部分。由于頂層硅102位于絕緣埋層上方也稱為SOI。相比體硅100，由SOI作為硅襯底有如下優(yōu)點(diǎn)，如能實(shí)現(xiàn)IC中半導(dǎo)體器件的介質(zhì)隔離，無(wú)需采用阱的復(fù)雜隔離工藝，徹底消除在體硅100上制作MOS器件會(huì)出現(xiàn)的寄生閂鎖效應(yīng)；采用SOI技術(shù)制成的IC還具有寄生電容小、集成密度高、速度快、工藝簡(jiǎn)單、短溝道效應(yīng)小等，特別適用于低壓低功耗IC的制造。

對(duì)SOI結(jié)構(gòu)研究已有20多年的歷史，發(fā)展了多種SOI制造技術(shù)，其中包括：鍵合（Bonding）、激光再結(jié)晶、注氧隔離（SIMOX,Separation?by?Implanted?Oxygen）、智能剝離（Smart-cut）以及最近發(fā)展起來(lái)的等離子浸沒(méi)式離子注入技術(shù)（PIII）。當(dāng)今半導(dǎo)體制造的趨勢(shì)是不斷減小SOI的厚度，以此SOI作為襯底，在SOI的器件面制作半導(dǎo)體器件，例如金屬氧化物半導(dǎo)體（MOS）晶體管。

中國(guó)專利ZL200410101391.2提出了一種場(chǎng)效應(yīng)晶體管的制備方法，下面以如圖2所示的場(chǎng)效應(yīng)晶體管，說(shuō)明現(xiàn)有技術(shù)中基于SOI的MOS晶體管所存在的問(wèn)題。

圖2中，在體硅襯底01上形成有淺溝槽隔離（STI）02，將每個(gè)需要形成MOS器件的區(qū)域絕緣隔離開(kāi)，該MOS器件包括柵極結(jié)構(gòu)，其中柵極結(jié)構(gòu)具有多晶硅柵04、位于多晶硅柵04頂部的硬掩膜層05、位于多晶硅柵04兩側(cè)的側(cè)壁層06以及位于多晶硅柵04底部與體硅襯底01接觸的柵氧化層03；該MOS器件還包括源漏區(qū)09和淺摻雜漏（LDD）區(qū)10。源漏區(qū)09絕大部分被“L”型BOX08包圍，BOX08采用熱氧化的方式形成，為使柵極下方的溝道區(qū)與體硅襯底01相連，源區(qū)和漏區(qū)的BOX08不能相連。

圖2中的基于SOI的MOS晶體管，雖然BOX08呈“L”型，能夠減小漏耗盡層擴(kuò)展導(dǎo)致的漏電流，但是BOX08采用熱氧化的方式形成，極高的熱氧化溫度會(huì)引入過(guò)多的熱預(yù)算，而且由于BOX08一般為氧化層，導(dǎo)致源極或者漏極與襯底之間的寄生電容很大，影響器件的電學(xué)性能。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明解決的技術(shù)問(wèn)題是：減小熱預(yù)算以及減小源漏寄生電容。

為解決上述技術(shù)問(wèn)題，本發(fā)明的技術(shù)方案具體是這樣實(shí)現(xiàn)的：

本發(fā)明提供了一種金屬氧化物半導(dǎo)體晶體管的制作方法，包括：

提供一具有淺溝槽隔離的半導(dǎo)體襯底，所述半導(dǎo)體襯底自下而上依次外延有鍺硅層和單晶硅層；

形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于柵極兩側(cè)的第一側(cè)壁層、位于柵極頂部的硬掩膜層以及位于柵極底部且與外延的單晶硅層接觸的柵氧化層；

以所述硬掩膜層和第一側(cè)壁層為遮擋，刻蝕外延的單晶硅層至鍺硅層，形成位于源漏區(qū)域的凹槽；

沉積第二側(cè)壁層材料并進(jìn)行各向異性干法刻蝕，形成位于凹槽內(nèi)部?jī)蓚?cè)的第二側(cè)壁層；

在凹槽內(nèi)部形成預(yù)定高度的阻擋材料，所述高度低于外延的單晶硅層的高度，以所述阻擋材料為遮擋進(jìn)行刻蝕，去除未被阻擋材料覆蓋的第二側(cè)壁層；

去除阻擋材料之后，在所述凹槽內(nèi)形成源漏層；

濕法刻蝕淺溝槽隔離至露出鍺硅層；

濕法刻蝕顯露出的鍺硅層至柵極下方的溝道區(qū)域，形成金屬氧化物半導(dǎo)體晶體管；

沉積層間介質(zhì)層覆蓋所述金屬氧化物半導(dǎo)體晶體管，在半導(dǎo)體襯底表面和源漏層之間形成空氣埋層。

形成源漏層之后，濕法刻蝕淺溝槽隔離至露出鍺硅層之前，該方法進(jìn)一步包括以柵極兩側(cè)的第一側(cè)壁層為遮擋對(duì)源漏層進(jìn)行淺摻雜漏LDD注入的步驟。

在LDD注入之后，濕法刻蝕淺溝槽隔離至露出鍺硅層之前，該方法進(jìn)一步包括在第一側(cè)壁層的兩側(cè)形成第三側(cè)壁層，以第一和第三側(cè)壁層為遮擋，進(jìn)行源漏注入的步驟。