[發明專利]FPGA基帶平臺射頻數據處理裝置、驗證系統及方法

有效

• 申請號: 201210136246.2
• 申請日: 2012-04-26
• 公開（公告）號: CN102694756A
• 公開（公告）日: 2012-09-26
• 發明（設計）人: 劉昊;黃良明;葛維;桂竟晶
• 申請（專利權）人: 重慶重郵信科通信技術有限公司
• 主分類號: H04L25/02
• 分類號: H04L25/02;G06K17/00
• 代理公司: 北京海虹嘉誠知識產權代理有限公司 11129
• 代理人: 謝殿武

技術領域

本發明涉及到現場可編程門陣列(簡稱，FPGA)原型驗證平臺技術，特別涉及到一種FPGA基帶平臺射頻數據處理裝置、驗證系統及驗證方法。

背景技術

高水平的系統原型驗證是專用集成電路(簡稱，ASIC)芯片設計成功的一個關鍵因素。通常的驗證技術包括基于軟件的仿真、基于硬件的模擬和基于FPGA的驗證；其中使用FPGA來構建ASIC的硬件原型、搭建基于ASIC芯片方案的原型驗證平臺的驗證方案，以其高速、費用低廉的特點越來越受到ASIC驗證者的青睞。

在通信系統基帶ASIC芯片的FPGA驗證中，FPGA基帶平臺的射頻數據處理驗證是一個重要的內容。

數據通信處理流程包括：

1、基帶系統發送啟動信號，啟動數據通信處理流程；

2、射頻系統發送射頻數據(簡稱，IQ數據)給基帶系統；

3、基帶系統對接收到的IQ數據進行處理；

4、在通信處理流程中，基帶系統會進行特性參數校準處理，如果基帶系統檢測到IQ數據的特性參數不符合要求，會發送對應的控制信息到射頻系統，射頻系統根據控制信息中的控制參數(包括各特性參數的調整量(需要增加或減少的數值))修正后續發送的IQ數據的特性參數。

現有技術通信系統基帶ASIC芯片的FPGA平臺射頻數據處理驗證系統包括：

FPGA基帶平臺、射頻芯片系統和綜側儀；

其中，FPGA基帶平臺執行通信業務測試例，從射頻系統(射頻芯片(簡稱，RFIC)系統和綜側儀)接收射頻數據(簡稱，IQ數據)進行處理，通過對FPGA基帶平臺數據處理情況的分析來驗證ASIC設計。

現有技術的這種驗證系統的缺陷在于：

FPGA雖然比軟件仿真和硬件模擬平臺速度快，但是由于和ASIC在先天架構上的差異，基于FPGA的驗證平臺不可能提供ASIC芯片的速度等級。而射頻系統是按照實際速率運行的，對于通信系統中高速數據業務，如，長期演進(簡稱，LTE)系統的下行數據業務，高速的IQ數據和低速的FPGA基帶平臺處理速率難以適配。以LTE系統為例，FPGA基帶平臺的主頻一般在10mhz～80mhz之間，而LTE?ASIC基帶芯片的主頻可以達到400mhz以上，射頻數據速率最高可以達到1.4gbps。

為了提高FPGA基帶平臺的數據處理速率，現有技術的一種改進方案是將處理器以外接的形式放在FPGA基帶平臺之外，將ASIC芯片中除處理器之外的硬件原型放在FPGA基帶平臺中；這樣的結構可以提高平臺處理器的運行速率，但FPGA基帶平臺中其它硬件原型的速率仍然較低，這種結構的驗證系統能夠在一定程度上提高FPGA基帶平臺的射頻數據處理速率，但仍然無法對如LTE系統下行數據業務這樣的高速射頻數據實現與射頻系統的匹配處理；同時，這種方案的系統架構和ASIC設計已經有很大差異，導致在FPGA基帶驗證系統中的軟件不能直接使用在ASIC芯片上，增加了芯片開發的難度和成本，并延長了芯片的軟件開發周期。

發明內容

有鑒于此，本發明提出了一種FPGA基帶平臺射頻數據處理裝置、驗證系統及驗證方法，以實現FPGA基帶平臺與射頻數據的速率匹配。

本發明的技術方案包括：

射頻數據發生模塊，包括基帶系統和射頻系統，用于執行通信業務測試例，產生射頻數據；

數據采集模塊，從所述射頻數據發生模塊采集數據，將采集的數據存儲到數據存儲模塊；從所述數據存儲模塊讀取數據；

數據橋接模塊，對發送給FPGA基帶平臺的射頻數據進行時序匹配，按照基帶平臺的時序要求將射頻數據發送到FPGA基帶平臺；

數據存儲模塊，存儲所述數據采集模塊采集的數據；

控制模塊，接收FPGA基帶平臺發送的啟動信號和控制信息，啟動數據采集模塊從所述數據存儲模塊讀取數據；

其中，所述時序匹配為將數據時序匹配為FPGA基帶平臺接口時序。

所述控制模塊進一步包括：

數據處理啟動單元，接收FPGA基帶平臺發送的FPGA基帶平臺控制信息和啟動信號，根據啟動信號啟動數據采集模塊從所述數據存儲模塊讀取數據；

控制信息解析單元，解析FPGA基帶平臺發送的FPGA基帶平臺控制信息，獲取FPGA基帶平臺控制參數。

優選的，所述裝置進一步包括：

射頻數據激勵模塊，根據FPGA基帶平臺控制參數對所述數據采集模塊從所述數據存儲系統中讀取的射頻數據進行激勵處理；

優選的，所述裝置進一步包括：