[發明專利]一種制作半導體內建應力納米線的方法

有效

• 申請號: 201210136041.4
• 申請日: 2012-05-04
• 公開（公告）號: CN102683177A
• 公開（公告）日: 2012-09-19
• 發明（設計）人: 黃曉櫓;葛洪濤
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/336;H01L29/78
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術領域

本發明涉及一種半導體器件的生產工藝，尤其涉及一種制作內建應力納米線的方法、以及制作NWFET半導體器件的方法。

背景技術

當前，在先進半導體器件制造中引入應變工程非常普遍，對于溝道方向晶向為<110>的MOSFET，當溝道方向具有張應力時，可以有效增大NMOSFET的電流驅動能力，而當溝道方向具有壓應力時，可以有效增大PMOSFET的電流驅動能力。

同樣道理，對于最先進的半導體納米線場效應晶體管（Nanowire?Field?Effect?Transistor，NWFET），如果在其納米線長度方向（即溝道方向）引入應變工程，也將大大增大NWFET的電流驅動能力。如Masumi?Saitoh等人在IEDM2010會議論文“Understanding?of?Short-Channel?Mobility?in?Tri-Gate?Nanowire?MOSFETs?and?Enhanced?Stress?Memorization?Technique?for?Performance?Improvement”中報道了在針對<110>晶向NW-FET中引入應力工程后（采用應力記憶技術，SMT），電流驅動能力增大了58%。

美國專利US?2011/0104860?A1公開了一種內建應力半導體納米線制備方法，它基于具有埋氧層的半導體襯底（如SOI襯底），在半導體納米線制備完成后，沉積一層應變薄膜層（壓應變薄膜層或者張應變薄膜層），如應變氮化硅層。如果需要最終的半導體納米線中沿長度方向（即NWFET溝道方向）具有張應力，則先沉積一層具有壓應變的薄膜層，在后續將柵極區域的應變薄膜刻蝕以后，由于兩邊源漏區域的應變薄膜的收縮作用，使得柵極區域（即溝道區域）的半導體納米線具有張應力。在柵極工藝完成后，這種半導體納米線長度方向（即NWFET溝道方向）的張應力就被固定在半導體納米線中，后續壓應變薄膜層去除后也不會使這種張應力消失。

如果需要最終的半導體納米線中沿長度方向（即NWFET溝道方向）具有壓應力，則先沉積一層具有張應變的薄膜層，在后續將柵極區域的應變薄膜刻蝕以后，由于兩邊源漏區域的應變薄膜的張力作用，使得柵極區域（即溝道區域）的半導體納米線具有壓應力。在柵極工藝完成后，這種半導體納米線長度方向（即NWFET溝道方向）的壓應力就被固定在半導體納米線中，后續張應變薄膜層去除后也不會使這種壓應力消失。

下面分析第一種狀況，即最終的半導體納米線中沿長度方向（即NWFET溝道方向）張應力狀況：

如圖15所示，該結構的半導體納米線32C是與半導體襯墊（Pad）32A和32B相連，而半導體襯墊32A和32B又與絕緣基底22A和22B相連，在其工藝制備過程有一個步驟是，包裹在半導體納米線上的壓應變薄膜被刻蝕掉而只保留包裹在半導體襯墊32A和32B上的壓應變薄膜，這時，受兩邊收縮應力作用，半導體納米線32C所受到的力其實不是在水平方向的，而是如圖中標出的水平向下一定角度的反向張應力。當半導體納米線足夠細時，這種不在水平方向的反向張應力可能會造成半導體納米線中間部位發生錯位，甚至斷裂。

下面分析第二種狀況，即最終的半導體納米線中沿長度方向（即NWFET溝道方向）壓應力狀況：

如圖16所示，該結構的半導體納米線32C是與半導體襯墊（Pad）32A和32B相連，而半導體襯墊32A和32B又與絕緣基底22A和22B相連，在其工藝制備過程有一個步驟是，包裹在半導體納米線上的張應變薄膜被刻蝕掉而只保留包裹在半導體襯墊32A和32B上的張應變薄膜，這時，受兩邊張應力作用，半導體納米線32C所受到的力其實不是在水平方向的，而是如圖中標出的水平向上一定角度的反向壓應力。當半導體納米線足夠細時，這種不在水平方向的反向壓應力可能會造成半導體納米線中間部位發生錯位，甚至斷裂。

發明內容

本發明所要解決的是現有技術（如US2011/0104860A1）中半導體納米線反向內建應力不在水平方向的問題。

本發明的目的是提供一種制作內建應力納米線的方法、一種制作半導體器件的方法、以及上述方法制作的半導體器件，能夠避免半導體納米線反向內建應力不在水平方向的問題，從而避免了半導體納米線中間部位可能發生的發生錯位，甚至斷裂問題。

本發明的第一個目的是提供一種制作半導體內建應力納米線的方法，步驟包括：

步驟1，提供半導體襯底，所述半導體襯底包括位于頂層的半導體層（如硅層）和頂層半導體層下方的埋氧層，頂層半導體層中含有雜質離子；