[發明專利]一種離子注入阻擋層的制作方法有效
| 申請號: | 201210136017.0 | 申請日: | 2012-05-04 |
| 公開(公告)號: | CN102683184A | 公開(公告)日: | 2012-09-19 |
| 發明(設計)人: | 張文廣;陳玉文 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/265 | 分類號: | H01L21/265 |
| 代理公司: | 上海新天專利代理有限公司 31213 | 代理人: | 王敏杰 |
| 地址: | 201210 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 離子 注入 阻擋 制作方法 | ||
1.一種離子注入阻擋層的制作方法,其特征在于,包括以下步驟:
步驟S1:在一襯底結構的上表面上沉積非晶態碳層后,繼續沉積硬掩膜層覆蓋所述非晶態碳層的上表面;
步驟S2:采用光刻工藝,形成一部分覆蓋所述硬掩膜層上表面的光阻,并以該光阻為掩膜刻蝕所述硬掩膜層至所述非晶態碳層后,去除所述光阻;
步驟S3:以剩余硬掩膜層為掩膜刻蝕所述非晶態碳層至所述襯底結構后,采用濕法刻蝕工藝去除所述剩余硬掩膜層;
步驟S4:以剩余非晶態碳層為阻擋層,對所述襯底結構進行離子注入工藝形成源漏區后,采用干法刻蝕工藝去除所述剩余非晶態碳層。
2.根據權利要求1所述的離子注入阻擋層的制作方法,其特征在于,所述襯底結構為制備有淺溝隔離槽和薄氧化層的硅襯底,所述淺溝隔離槽部分嵌入所述硅襯底中,所述薄氧化層覆蓋所述襯底暴露的上表面。
3.根據權利要求2所述的離子注入阻擋層的制作方法,其特征在于,所述非晶態碳層覆蓋所述淺溝隔離槽和所述薄氧化層的上表面。
4.根據權利要求1-3中任意一項所述的離子注入阻擋層的制作方法,其特征在于,所述光刻工藝包括:沉積底部抗反射層覆蓋所述硬掩膜層的上表面,旋涂光刻膠覆蓋所述底部抗反射層的上表面,曝光、顯影后,去除多余的光刻膠和底部抗反射層,形成所述光阻。
5.根據權利要求4所述的離子注入阻擋層的制作方法,其特征在于,采用氧氣等離子進行干法刻蝕工藝去除所述非晶態碳層。
6.根據權利要求5所述的離子注入阻擋層的制作方法,其特征在于,所述非晶態碳層的厚度為500-2000A。
7.根據權利要求6所述的離子注入阻擋層的制作方法,其特征在于,所述硬掩膜的厚度為100-300A。
8.根據權利要求7所述的離子注入阻擋層的制作方法,其特征在于,所述硬掩膜的材質為SiON。
9.根據權利要求8所述的離子注入阻擋層的制作方法,其特征在于,采用熱磷酸溶液進行步驟S3中的濕法刻蝕工藝。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210136017.0/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





