[發(fā)明專利]一種SRAM工藝制備方法

無效

• 申請?zhí)枺?/td>: 201210135968.6
• 申請日: 2012-05-04
• 公開（公告）號: CN102723313A
• 公開（公告）日: 2012-10-10
• 發(fā)明（設(shè)計(jì)）人: 黃曉櫓
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L21/8244
• 分類號: H01L21/8244;H01L27/11
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

1.一種基于贗通孔刻蝕停止層技術(shù)的SRAM單元結(jié)構(gòu)及其制備方法，其特征在于，在SRAM的生產(chǎn)工藝中，在SRAM單元所包含的下拉晶體管上覆蓋張應(yīng)力膜，而在SRAM單元所包含的上拉晶體管上覆蓋壓應(yīng)力膜，通道晶體管上不覆蓋任何應(yīng)力膜。

2.根據(jù)權(quán)利要求1所述的基于贗通孔刻蝕停止層技術(shù)的SRAM單元結(jié)構(gòu)及其制備方法，其特征在于，所述SRAM單元各半導(dǎo)體器件的柵極的側(cè)壁上圍繞有側(cè)壁隔離層，并且所述下拉晶體管上覆蓋的張應(yīng)力膜還覆蓋在隔離層上，其中，所述隔離層圍繞在側(cè)壁隔離層的外圍，所述上拉晶體管上覆蓋的壓應(yīng)力膜還覆蓋在隔離層上，其中，所述隔離層圍繞在側(cè)壁隔離層的外圍，所述通道晶體管的隔離層圍繞在側(cè)壁隔離層的外圍并且沒有覆蓋任何應(yīng)力膜。

3.根據(jù)權(quán)利要求1所述的基于贗通孔刻蝕停止層技術(shù)的SRAM單元結(jié)構(gòu)及其制備方法，其特征在于，所述SRAM單元各半導(dǎo)體器件的柵極的側(cè)壁圍繞有側(cè)壁隔離層，并且所述下拉晶體管上覆蓋的張應(yīng)力膜直接覆蓋在側(cè)壁隔離層上，所述上拉晶體管上覆蓋的壓應(yīng)力膜直接覆蓋在側(cè)壁隔離層上，所述通道晶體管的側(cè)壁隔離層外圍并沒有覆蓋任何應(yīng)力膜。

4.根據(jù)權(quán)利要求1所述的基于贗通孔刻蝕停止層技術(shù)的SRAM單元結(jié)構(gòu)及其制備方法，其特征在于，所述下拉晶體管和所述通道晶體管為NMOS器件，所述上拉晶體管為PMOS器件。

5.根據(jù)權(quán)利要求4所述的基于贗通孔刻蝕停止層技術(shù)的SRAM單元結(jié)構(gòu)及其制備方法，其特征在于，所述SRAM單元的性能與其單元靜態(tài)噪聲冗余相關(guān)，所述單元靜態(tài)噪聲冗余與所述下拉晶體管的工作電流和所述通道晶體管的工作電流的比值相關(guān)，所述下拉晶體管的工作電流和所述通道晶體管的工作電流的比值升高，則單元靜態(tài)噪聲冗余升高，則SRAM單元的性能提升，否則，SRAM單元的性能不會提升。

6.根據(jù)權(quán)利要求5所述的基于贗通孔刻蝕停止層技術(shù)的SRAM單元結(jié)構(gòu)及其制備方法，其特征在于，在下拉晶體管上覆蓋有張應(yīng)力膜增大了下拉晶體管的工作電流的值，從而提升了SRAM單元的性能。

7.根據(jù)權(quán)利要求1所述的基于贗通孔刻蝕停止層技術(shù)的SRAM單元結(jié)構(gòu)及其制備方法，其特征在于，所述上拉晶體管上覆蓋有壓應(yīng)力膜，使得上拉晶體管的工作電流增加。

8.根據(jù)權(quán)利要求1所述的基于贗通孔刻蝕停止層技術(shù)的SRAM單元結(jié)構(gòu)及其制備方法，其特征在于，通道晶體管（NMOS器件）不覆蓋任何應(yīng)力膜，緩解了在一個(gè)SRAM單元中的極小范圍內(nèi)進(jìn)行應(yīng)力薄膜的工藝變換造成的兩種相反應(yīng)力的作用，有效降低了造成硅襯底的層移和位錯(cuò)等缺陷的可能性，從而有效降低SRAM失效的可能性。