[發(fā)明專利]空間光調(diào)制器的驅(qū)動(dòng)電路結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201210135947.4
• 申請(qǐng)日: 2012-05-04
• 公開（公告）號(hào): CN102646385A
• 公開（公告）日: 2012-08-22
• 發(fā)明（設(shè)計(jì)）人: 朱明皓;張宇翔;張耀輝
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院蘇州納米技術(shù)與納米仿生研究所
• 主分類號(hào): G09G3/20
• 分類號(hào): G09G3/20;G09G3/36
• 代理公司: 蘇州創(chuàng)元專利商標(biāo)事務(wù)所有限公司 32103
• 代理人: 范晴

技術(shù)領(lǐng)域

本發(fā)明涉及一種空間光調(diào)制器的驅(qū)動(dòng)電路結(jié)構(gòu)。

背景技術(shù)

CMOS驅(qū)動(dòng)電路和空間光調(diào)制器相結(jié)合實(shí)現(xiàn)光電信號(hào)轉(zhuǎn)換已被應(yīng)用于圖像識(shí)別、信號(hào)處理、光通信和光計(jì)算等多種場(chǎng)合。基于多量子阱工藝的空間光調(diào)制器的響應(yīng)速度在1ns左右，在高速計(jì)算方面具有得天獨(dú)厚的優(yōu)勢(shì)，且計(jì)算復(fù)雜度不會(huì)隨器件像素增多而增加，越是大型計(jì)算優(yōu)勢(shì)越明顯。但是傳統(tǒng)的CMOS驅(qū)動(dòng)電路無法配合調(diào)制器進(jìn)行高速光學(xué)計(jì)算。以256*256像素、256級(jí)（8位）調(diào)制灰度的空間光調(diào)制器陣列為例，其所需數(shù)據(jù)量為524，288（256*256*8）位/幀。為實(shí)現(xiàn)高速光學(xué)計(jì)算，調(diào)制器轉(zhuǎn)換速率需要在2M幀/秒以上，因此CMOS驅(qū)動(dòng)電路的吞吐量將超過1T?bps。如此巨大的數(shù)據(jù)流需要10，000個(gè)傳統(tǒng)CMOS接口（100M?bps）才能達(dá)到，這對(duì)于芯片封裝、系統(tǒng)集成而言都是一個(gè)沉重的負(fù)擔(dān)。

傳統(tǒng)的空間光調(diào)制器驅(qū)動(dòng)電路結(jié)構(gòu)如圖1所示，數(shù)模轉(zhuǎn)換器（簡(jiǎn)稱DAC）陣列與像素單元（簡(jiǎn)稱pixel）陣列集成在同一芯片內(nèi)，且數(shù)模轉(zhuǎn)換器陣列布置于像素單元陣列一側(cè)，其輸出經(jīng)過一級(jí)緩沖器驅(qū)動(dòng)像素單元。各模塊（即輸入端口1^，、數(shù)據(jù)存儲(chǔ)單元2^，、數(shù)模轉(zhuǎn)換器陣列3^，、緩沖器陣列4^，和像素單元陣列5^，）處于同一水平層面上，各模塊之間由同層金屬走線連接。這種設(shè)計(jì)的主要缺點(diǎn)有二：1、DAC陣列與pixel陣列處于同一水平層面，占用了非常多的芯片面積；2、數(shù)據(jù)輸入速率和DAC個(gè)數(shù)限制了更快更多的電光信號(hào)轉(zhuǎn)換。隨著芯片像素規(guī)模的增大，傳輸和轉(zhuǎn)換壓力會(huì)越來越大。

發(fā)明內(nèi)容

本發(fā)明目的是：針對(duì)上述問題，提供一種空間光調(diào)制器的驅(qū)動(dòng)電路結(jié)構(gòu)，該驅(qū)動(dòng)電路結(jié)構(gòu)具有極高的集成度，能支撐大量高速信號(hào)傳輸。

本發(fā)明的技術(shù)方案是：所述空間光調(diào)制器的驅(qū)動(dòng)電路結(jié)構(gòu)，包括由下而上依次布置的一塊片選芯片、多塊數(shù)據(jù)寄存及數(shù)模轉(zhuǎn)換芯片和一塊驅(qū)動(dòng)芯片，所述數(shù)據(jù)寄存及數(shù)模裝換芯片內(nèi)集成有多個(gè)間隔分布的數(shù)模轉(zhuǎn)換器，每個(gè)數(shù)模轉(zhuǎn)換器附近均布置有與之緊鄰的數(shù)據(jù)存儲(chǔ)單元，且每個(gè)數(shù)模轉(zhuǎn)換器與驅(qū)動(dòng)芯片之間、以及每個(gè)數(shù)據(jù)存儲(chǔ)單元與所述片選芯片之間均通過穿透硅通孔電性連接。

所述驅(qū)動(dòng)芯片內(nèi)集成有像素單元陣列。

所述數(shù)據(jù)存儲(chǔ)單元與所述片選芯片之間電性連接的穿透硅通孔與片選芯片的連接端連有輸入端口，且所述輸入端口位于所述驅(qū)動(dòng)電路結(jié)構(gòu)的底部。

本發(fā)明的優(yōu)點(diǎn)是：

1、采用了多層DAC陣列，減小了芯片面積，增加了數(shù)模轉(zhuǎn)換效率；

2、允許多排輸入端口同時(shí)輸入，極大的提高了數(shù)據(jù)傳輸速率；

3、用穿透硅通孔（簡(jiǎn)稱TSV）替代傳統(tǒng)金屬互聯(lián)，縮短了走線長(zhǎng)度，減小了寄生效應(yīng)，提高了傳輸帶寬。

4、DAC陣列的層數(shù)和輸入端口排數(shù)可以隨芯片像素規(guī)模增大而增加，相較于傳統(tǒng)結(jié)構(gòu)，其在大規(guī)模陣列應(yīng)用中優(yōu)勢(shì)更為明顯。

附圖說明

下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步描述：

圖1為傳統(tǒng)空間光調(diào)制器的驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例的結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例在DAC排布比較緊湊時(shí)的結(jié)構(gòu)示意圖；

其中：1-片選芯片，2-數(shù)據(jù)寄存及數(shù)模轉(zhuǎn)換芯片，3-驅(qū)動(dòng)芯片，4-穿透硅通孔，5-輸入端口；

21-數(shù)模轉(zhuǎn)換器，22-數(shù)據(jù)存儲(chǔ)單元，31-像素單元陣列。

具體實(shí)施方式

如圖2所示，本實(shí)施例空間光調(diào)制器的驅(qū)動(dòng)電路結(jié)構(gòu)，包括由下而上依次布置的一塊片選芯片1、多塊數(shù)據(jù)寄存及數(shù)模轉(zhuǎn)換芯片2和一塊驅(qū)動(dòng)芯片3，即這些芯片沿豎直方向?qū)訉佣询B布置。

所述驅(qū)動(dòng)芯片3內(nèi)集成有像素單元陣列31。所述數(shù)據(jù)寄存及數(shù)模裝換芯片2內(nèi)集成有多個(gè)間隔分布的數(shù)模轉(zhuǎn)換器21（這些間隔分布的數(shù)模轉(zhuǎn)換器構(gòu)成數(shù)模轉(zhuǎn)換器陣列），且每個(gè)數(shù)模轉(zhuǎn)換器21附近均布置有與之緊鄰的數(shù)據(jù)存儲(chǔ)單元22。每個(gè)數(shù)模轉(zhuǎn)換器21與驅(qū)動(dòng)芯片3之間均通過穿透硅通孔4電性連接；而且，每個(gè)數(shù)據(jù)存儲(chǔ)單元22與所述片選芯片1之間也均通過穿透硅通孔4電性連接。