[發明專利]柵極結構及形成方法、半導體結構及形成方法

有效

• 申請號: 201210133627.5
• 申請日: 2012-04-28
• 公開（公告）號: CN103378134A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 趙猛
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/28;H01L29/78;H01L21/336;H01L21/265
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體領域，特別涉及一種柵極結構及形成方法，具有所述柵極結構的半導體結構及形成方法。

背景技術

多晶硅柵極結構經常用于金屬氧化物半導體（MOS）晶體管的制造工藝中。在典型的多晶硅柵極結構形成工藝中，首先在半導體襯底表面形成氧化硅層，在所述氧化硅層表面形成多晶硅層，利用光刻工藝在所述多晶硅層表面形成圖形化的光刻膠層，以所述圖形化的光刻膠層為掩膜，依次對所述多晶硅層、氧化硅層進行干法刻蝕，在所述半導體襯底表面形成多晶硅柵極結構，所述多晶硅柵極結構包括位于所述半導體襯底表面的柵氧化層和位于所述柵氧化層表面的多晶硅柵。

但是，在干法刻蝕所述多晶硅層、氧化硅層形成柵氧化層、多晶硅柵的過程中，干法刻蝕工藝會對柵氧化層和多晶硅柵造成損傷，使得所述柵氧化層和多晶硅柵的側壁會產生很多缺陷。所述缺陷會影響柵氧化層的完整性，容易使得柵氧化層的可靠性降低，降低所述柵氧化層的擊穿電壓，同時，所述缺陷還容易使得MOS晶體管的漏電流增加。

為了減少所述干法刻蝕工藝對柵氧化層和多晶硅柵的側壁所造成的不良影響，現有技術采用再氧化（re-oxidation）工藝。具體的，當形成所述多晶硅柵極結構后，在所述多晶硅柵極結構頂部和側壁表面、半導體襯底表面利用氧化工藝形成氧化硅層，所述氧化硅層可以增加柵氧化層的完整性，且可修復部分柵氧化層和多晶硅柵側壁的缺陷。更多關于多晶硅柵極結構再氧化的工藝請參考專利號為US6255206B1的美國專利文獻。

發明內容

本發明解決的問題是提供一種柵極結構及形成方法，具有所述柵極結構的半導體結構及形成方法，使得再氧化工藝不會提高多晶硅柵的電阻。

為解決上述問題，本發明技術方案提供了一種柵極結構的形成方法，包括：

提供半導體襯底；

在所述半導體襯底表面形成堆疊結構，所述堆疊結構包括位于所述半導體襯底表面的柵氧化層和位于所述柵氧化層表面的多晶硅柵；

對所述堆疊結構的頂部和側壁表面進行碳離子注入；

對所述堆疊結構的頂部和側壁表面進行氮離子注入；

在所述堆疊結構的頂部和側壁表面形成第一氧化硅層。

可選的，所述碳離子注入、氮離子注入在形成所述第一氧化硅層之前進行。

可選的，所述碳離子注入、氮離子注入在形成所述第一氧化硅層之后進行。

可選的，所述碳離子和氮離子注入為離子注入工藝。

可選的，所述碳離子的注入工藝為：注入能量范圍為0.5KeV~5KeV，注入劑量范圍為1e14atom/cm²~1e16atom/cm²，離子注入的傾斜角度為7°~40°。

可選的，所述氮離子的注入工藝為：注入能量范圍為0.5KeV~5KeV，注入劑量范圍為1e14atom/cm²~1e16atom/cm²，離子注入的傾斜角度為7°~40°。

可選的，所述碳離子和氮離子注入為輝光放電離子摻雜工藝。

可選的，所述碳離子輝光放電離子摻雜工藝為：摻雜能量范圍為0.1KeV~2KeV，摻雜濃度范圍為1e20atom/cm³~1e21atom/cm³。

可選的，所述氮離子輝光放電離子摻雜工藝為：摻雜能量范圍為0.1KeV~2KeV，摻雜濃度范圍為1e20atom/cm³~1e21atom/cm³。

可選的，形成所述第一氧化硅層的工藝為再氧化工藝。

可選的，形成所述多晶硅柵時原位摻雜有雜質離子。

可選的，所述碳離子注入的能量大于所述氮離子注入的能量。

本發明技術方案還提供了一種柵極結構，包括：

半導體襯底，位于所述半導體襯底表面的堆疊結構，所述堆疊結構包括位于所述半導體襯底表面的柵氧化層和位于所述柵氧化層表面的多晶硅柵，位于所述堆疊結構頂部和側壁表面的第一氧化硅層，

其中，靠近第一氧化硅層的多晶硅柵和柵氧化層內注入有碳離子和氮離子。

可選的，所述多晶硅柵內摻雜有雜質離子。

可選的，與所述碳離子相比，所述氮離子更靠近所述堆疊結構頂部和側壁表面。

本發明技術方案還提供了一種半導體結構的形成方法，包括：

提供半導體襯底；