[發(fā)明專利]形成雙鑲嵌結(jié)構(gòu)的方法有效
| 申請?zhí)枺?/td> | 201210133587.4 | 申請日: | 2012-04-28 |
| 公開(公告)號: | CN103377996A | 公開(公告)日: | 2013-10-30 |
| 發(fā)明(設(shè)計)人: | 張海洋;王冬江 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 形成 鑲嵌 結(jié)構(gòu) 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域,尤其是一種形成雙鑲嵌結(jié)構(gòu)的方法。
背景技術(shù)
隨著半導(dǎo)體制造工藝的發(fā)展,半導(dǎo)體器件的工藝節(jié)點在摩爾定律的驅(qū)動下已經(jīng)進入到45nm,甚至達(dá)到32nm,朝著更小值邁進。在半導(dǎo)體工藝迅速發(fā)展的要求下,半導(dǎo)體器件的集成度越來越高,相應(yīng)地,其特征尺寸越來越小,這就導(dǎo)致芯片互連線的線寬減小,使得互連線電阻增大。而且,相鄰互連線之間的間距的縮小,導(dǎo)致產(chǎn)生了更大的寄生電容,從而增加了RC信號延遲,降低了芯片速度,減弱其電學(xué)性能。因此,半導(dǎo)體器件的高集成度的發(fā)展趨勢,對減小半導(dǎo)體器件的RC延遲提出了更高要求。現(xiàn)有技術(shù)中,為了減小由于寄生電容引起的RC延遲,低-K材料、超低-K材料作為器件的層間介質(zhì)層得到廣泛應(yīng)用。現(xiàn)有技術(shù)中,多選用含碳氧化硅(SiCO),或者多孔含碳氧化硅(p-SiCOH)等作為低-K介質(zhì)層材料,選用黑鉆石作為超低-K介質(zhì)層材料。但是,在現(xiàn)有技術(shù)中,在刻蝕層間介質(zhì)層后,通常采取在一定條件下對半導(dǎo)體基底通入O2氣體的灰化工藝去除光刻膠層,其中的氧基會與低-K材料介質(zhì)層或者超低-K材料介質(zhì)層中的碳結(jié)合生成CO2或者CO氣體而造成介質(zhì)層中的碳損耗,使得介質(zhì)層的介電常數(shù)上升,繼而增加半導(dǎo)體器件的RC延遲。這就提出了該如何保證低-K材料或超低-K材料的穩(wěn)定性,減小甚至消除因介質(zhì)層的碳損耗而造成的介質(zhì)層損傷的問題。
因此,在現(xiàn)有技術(shù)中,為了解決上述問題,減小對低-K材料介質(zhì)層,超低-K材料介質(zhì)層的損傷,利用CO2氣體的灰化去膠工藝取代了O2氣體的去膠方法。例如,2007年3月29日公開的特開JP2007080850A號日本專利文獻(xiàn),該專利文獻(xiàn)公開了:一種等離子體灰化方法,使用圖案化的可蝕刻膜為掩膜,對處理室內(nèi)的被處理體,實施蝕刻低介電常數(shù)膜一部分的處理之后,在上述處理室內(nèi)除去上述抗蝕刻膜,包括:第一灰化工藝,向上述處理室內(nèi)供給至少包含CO2氣體的反應(yīng)生成物除去處理氣體,施加等離子體發(fā)生用高頻電力,產(chǎn)生反應(yīng)生成物除去處理氣體的等離子體,除去附著在上述處理室內(nèi)壁上的反應(yīng)生成物;和第二灰化工藝,向上述處理室內(nèi)供給灰化處理氣體,施加等離子體發(fā)生用高頻電力,產(chǎn)生上述灰化處理氣體的等離子體,除去上述抗蝕刻膜。所述的抗蝕刻膜即為光刻膠,或者硬掩膜,所述的灰化處理氣體中至少包含CO2氣體。根據(jù)所述專利文獻(xiàn),能夠提供一種減小對在被處理體上形成的低-K材料介質(zhì)層,或超低-K材料介質(zhì)層的損傷的混合灰化方法。與包含O2氣體的處理氣體的情況相比,該文獻(xiàn)的方法能夠在很大程度上降低對低介電常數(shù)膜造成的損傷。
現(xiàn)有技術(shù)中形成雙鑲嵌結(jié)構(gòu)的方法包括:參考圖1,提供半導(dǎo)體基底10,在半導(dǎo)體基底10內(nèi)形成有器件結(jié)構(gòu),在該半導(dǎo)體基底10上形成有含碳介質(zhì)層12,可選用低-K材料介質(zhì)層、或超低-K材料介質(zhì)層。其中,所述基底10與介質(zhì)層12之間具有墊襯層11。參考圖2,在介質(zhì)層12上形成圖形化的硬掩膜層13,定義互連溝槽16的位置。參考圖3,在介質(zhì)層12和圖形化的硬掩膜層13上形成圖形化的光刻膠層14,所述圖形化的光刻膠層14定義通孔15的位置。參考圖4,以圖形化的光刻膠層14為掩膜刻蝕介質(zhì)層12,形成通孔15,在刻蝕時,介質(zhì)層12中的碳被損耗,該形成通孔的過程并未刻蝕墊襯層11。而且,在使用干法刻蝕工藝刻蝕圖形化的光刻膠層時,通常會選擇通入O2氣體改善刻蝕速率,以獲得對硅的高選擇比。參考圖5,利用CO2氣體的灰化去膠工藝去除圖形化的光刻膠層14。參考圖6,進一步以圖形化的硬掩膜層13為掩膜刻蝕介質(zhì)層12,形成互連溝槽16;以光刻膠層14為掩膜刻蝕介質(zhì)層時,介質(zhì)層12也可能沒有被刻穿,在該步驟以圖形化的硬掩膜層13為掩膜刻蝕介質(zhì)層12時,將通孔所在位置下方的介質(zhì)層刻穿并進一步刻穿墊襯層11。參考圖7,去除所述圖形化的硬掩膜層13。參考圖8,填充金屬材料形成雙鑲嵌結(jié)構(gòu)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210133587.4/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:一種隔離開關(guān)動觸頭檢修工具
- 下一篇:晶圓缺陷檢測方法
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





