[發(fā)明專利]輸出輸入控制裝置與其控制方法

有效

• 申請?zhí)枺?/td>: 201210133483.3
• 申請日: 2012-05-02
• 公開（公告）號: CN103294619A
• 公開（公告）日: 2013-09-11
• 發(fā)明（設計）人: 李國鋒;粘躍耀
• 申請（專利權）人: 新唐科技股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 任默聞

技術領域

本發(fā)明涉及一種輸出輸入控制技術，且特別是有關于一種可應用于串行周邊接口的輸出輸入控制裝置與其控制方法。

背景技術

現今輸出入(Super?I/O)芯片一直是主機板上的固定元件，Surper?I/O芯片整合較為中低速率的接口，以定義而論最少都有整合2S、1P、1G、1FD，也就是具備兩個串行端口(Serial?Port，COM1&COM2)、一個平行列印端口(Parallel?Port)、一個游戲/搖桿接口(GAME/Joystick?I/O)，還有一組軟盤機控制接口(FDC?Controller)，Super?I/O芯片有時需要仰賴串行周邊接口快閃存儲器(Serial?Peripheral?Interface?Flash?Memory，SPI?Flash)提供指令碼(Instruction?code)讓Super?I/O芯片內部的處理器(8051微處理器)正常工作，例如處理一些電腦開關機流程，甚至是硬件溫度與風扇的監(jiān)控等。

然而，芯片設計廠商在設計時提出新的需求，希望能夠讓其它芯片組(Chip-set)也能夠分享到SPI?Flash內部的儲存空間，因此通過與Super?I/O芯片共用相同的串行周邊接口總線(SPI?Bus)來存取。由于Chip-set具有極大的優(yōu)先使用權，Chip-set必須能夠立刻拿到SPI?Bus的使用權，當Chip-set取得使用權時會持續(xù)占住SPI?Bus，導致Super?I/O芯片內部的處理器長時間無法自SPI?Flash抓取指令碼執(zhí)行工作、進而產生電腦硬件監(jiān)控系統的失效，因此如何能夠解決Chip-set在長時間占用SPI?Bus的使用權時，Super?I/O芯片也能夠有效監(jiān)控電腦硬件監(jiān)控系統，是一項重要課題。

發(fā)明內容

有鑒于此，本發(fā)明提出一種輸出輸入控制裝置及其控制方法，藉以解決先前技術所述及的問題。

本發(fā)明提供一種輸出輸入控制裝置，其包括接口控制單元、唯讀存儲器、隨機存取存儲器、多工器以及微處理單元。接口控制單元通過一總線耦接外部的一存儲器裝置。唯讀存儲器存放一判斷程序碼。隨機存取存儲器存放一基本硬件運作程序碼。多工器用以切換接口控制單元、唯讀存儲器或隨機存取存儲器。微處理單元耦接接口控制單元與多工器，且微處理單元控制多工器的切換。

在本發(fā)明的一實施例中，當輸出輸入控制裝置通電之后，多工器預設切換至唯讀存儲器，微處理單元讀取并執(zhí)行判斷程序碼后，微處理單元使多工器通過接口控制單元而切換至存儲器裝置，微處理單元讀取存儲器裝置的數據。

在本發(fā)明的一實施例中，當接口控制單元得知外部的一電子裝置欲占用總線時，接口控制單元發(fā)出一停止信號至微處理單元，而微處理單元停止從存儲器裝置讀取數據。

在本發(fā)明的一實施例中，輸出輸入控制裝置更包括一監(jiān)視鐘。此監(jiān)視鐘耦接于接口控制單元與微處理單元之間。其中當電子裝置已占用總線時，接口控制單元向監(jiān)視鐘發(fā)出一忙碌信號，倘若監(jiān)視鐘在一預設周期內持續(xù)收到忙碌信號，則向微處理單元發(fā)出一重置信號。

在本發(fā)明的一實施例中，當微處理單元收到重置信號，微處理單元重置并使多工器切換至唯讀存儲器，且微處理單元讀取并執(zhí)行判斷程序碼。

在本發(fā)明的一實施例中，當重置后的微處理單元執(zhí)行完判斷程序碼，微處理單元更根據是否還收到忙碌信號與否來進行切換，倘若收到忙碌信號則使多工器切換至隨機存取存儲器，且微處理單元讀取并執(zhí)行基本硬件運作程序碼，倘若未收到忙碌信號則微處理單元使多工器切換至存儲器裝置，則微處理單元讀取存儲器裝置的數據。

在本發(fā)明的一實施例中，當多工器切換至隨機存取存儲器且微處理單元執(zhí)行完基本硬件運作程序碼之后，微處理單元更根據是否還收到忙碌信號與否來進行切換，倘若收到忙碌信號則使多工器切換至唯讀存儲器，倘若未收到忙碌信號則使多工器切換至存儲器裝置，且微處理單元讀取存儲器裝置的數據。

在本發(fā)明的一實施例中，總線為串行周邊接口總線。

在本發(fā)明的一實施例中，基本硬件運作程序碼為關聯于硬件監(jiān)控或風扇控制。

在本發(fā)明的一實施例中，接口控制單元所耦接的存儲器裝置為快閃存儲器。

在本發(fā)明的一實施例中，輸出輸入控制裝置更與電子裝置整合至同一芯片上。

在本發(fā)明的一實施例中，輸出輸入控制裝置更與電子裝置整合至同一芯片封裝結構中。