[發明專利]用于非易失性存儲器的讀出放大電路及存儲器

有效

• 申請號: 201210128867.6
• 申請日: 2012-04-27
• 公開（公告）號: CN103377708A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 周泉;馬慶容;沈曄暉;劉岐;倪成峰;俞惠芬
• 申請（專利權）人: 上海復旦微電子集團股份有限公司
• 主分類號: G11C16/26
• 分類號: G11C16/26;G11C7/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及存儲器設計領域，特別涉及用于非易失性存儲器的讀出放大電路及存儲器。

背景技術

非易失性存儲器（NVM，Non?Volatile?Memory）由于在系統掉電或無電源供應時仍能保持數據信息，因而廣泛應用于各種電子電路中。非易失性存儲器依其結構類型區分通常包括兩類：浮柵型和電荷阱型。在浮柵型存儲器中，電荷被存儲于浮柵中，它們在無電源供應的情況下仍可保持電荷。浮柵型存儲器通常都具有控制柵和浮柵層疊的柵極結構。浮柵型存儲器通常用于EPROM（Electrically?Programmable?Read?Only?Memory）和EEPROM（Electrically?Erasable?and?Programmable?Read?Only?Memory）。

EEPROM中通常采用單端讀出放大器將存儲陣列中目標存儲單元中的數據讀出。為提高EEPROM的數據讀出速度和可靠性，一般采用與EEPROM中目標存儲單元結構類似或者相同的基準單元產生基準電壓，與目標存儲單元輸出的電壓比較，進而讀出目標存儲單元中所存數據的邏輯狀態為“1”或“0”。

圖1是EEPROM中較為常用的一種讀出放大電路。EEPROM的目標存儲單元1包括選擇管Mn_sg和浮柵管Mn_ee，基準單元2包括第一選擇管Mn_sr和第一基準管Mn_ref。其中選擇管Mn_sg和第一選擇管Mn_sr的結構完全相同，浮柵管Mn_ee和第一基準管Mn_ref的結構也完全相同。浮柵管Mn_ee的控制柵上加載有偏置電壓V_CG，第一基準管Mn_ref的控制柵上加載有偏置電壓V_BIAS，選擇管Mn_sg的柵極接收選擇信號V_WL，第一選擇管Mn_sr的柵極連接于VDD。讀數據時，加載在選擇管Mn_sg的柵極上的選擇信號V_WL有效，使得選擇管Mn_sg導通。進而，讀出位線3上產生某一電壓，讀出放大器5通過讀出位線3上電壓與基準電壓線4的電壓差來判斷目標存儲單元1中存儲的邏輯狀態。若讀出位線3電壓高于基準電壓線4，則讀出放大器輸出端的邏輯狀態為“1”，反之則輸出“0”。因此基準電壓線4的電壓一般被設置為在讀出“1”和讀出“0”時讀出位線3上兩種電壓的中間值。

由于讀出位線3的電壓不光受偏置電壓VCG影響，還與浮柵管Mn_ee的閾值及其在陣列中所處的物理位置有關。另外，工藝的波動也會導致浮柵管Mn_ee的特性變化，從而影響讀出位線3的電壓。因此即使基準單元2所產生的基準電壓始終恒穩，但由于讀出位線3的電壓波動，所述基準電壓無法一直處于讀出“1”和讀出“0”時讀出位線3上兩種電壓的中間值，這將影響讀出放大器的工作穩定性。此外，由于第一基準管Mn_ref的浮柵上電荷很難保證完全的一致性，并且某些因素下，例如隧道氧化層缺陷、高溫高壓老化，讀出干擾等等，都可能會導致第一基準管Mn_ref的浮柵上電荷的改變，從而使其閾值電壓改變。第一基準管Mn_ref的閾值改變將使得基準單元的電流發生改變，進而改變基準電壓線4的電壓。這種情況下將導致讀出放大器數據讀出速度變慢，最差情況是導致讀出錯誤數據。

發明內容

本發明解決的問題是提供一種用于非易失性存儲器的讀出放大電路及存儲器，提高讀出放大器的讀出速度，增加讀出數據的準確性。

為解決上述問題，本發明提供一種讀出放大電路，包括：

多位存儲單元構成的基本物理單元，各位存儲單元對應連接于各自的讀出位線；所述基本物理單元經由第一選通管選通；

與所述基本物理單元布局相同、由多位基準單元構成的基準單元組，其中各基準單元與各位存儲單元一一對應，對應連接于各自的基準電壓線，并且與對應各位存儲單元的結構完全相同；所述基準單元組經由第二選通管選通；所述第二選通管與第一選通管的結構完全相同；

讀出放大器，連接上述多根讀出位線及基準電壓線，根據各讀出位線與其對應的基準電壓線上電壓的比較結果，輸出相應的讀出數據；

其中，所述基準單元包括：所述基準單元包括串聯的第一選擇管和第一基準管，所述第一選擇管接收控制信號，所述第二選通管接收控制信號以控制所述第一基準管的選通，所述第一基準管具有控制柵和浮柵層疊的柵極結構，所述控制柵和浮柵均接收偏置電壓，且所述第一基準管接地；所述控制信號有效時，所述第一選擇管和第一基準管被選通，所述第一基準管基于所述偏置電壓產生基準電壓，并經由第一選擇管輸出基準電壓。

相應地，本發明還提供一種包括上述讀出放大電路的存儲器。