[發明專利]閃存的存儲單元及其形成方法

有效

• 申請號: 201210124977.5
• 申請日: 2012-04-25
• 公開（公告）號: CN102637696A
• 公開（公告）日: 2012-08-15
• 發明（設計）人: 于濤;胡勇;李冰寒
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造領域，尤其涉及一種閃存的存儲單元及其形成方法。

背景技術

在目前的半導體產業中，集成電路產品主要可分為三大類型：模擬電路、數字電路和數/模混合電路，其中存儲器件是數字電路中的一個重要類型。近年來，在存儲器件中，閃存(flash?memory)的發展尤為迅速。閃存的主要特點是在不加電的情況下能長期保持存儲的信息；且具有集成度高、存取速度快、易于擦除和重寫等優點，因而在微機、自動化控制等多項領域得到了廣泛的應用。

現有技術中，閃存的存儲單元請參考圖1，包括：

半導體襯底10；位于所述半導體襯底10表面的源線層11；位于所述源線層11兩側的浮柵層12，且所述浮柵層12通過絕緣層13與所述源線層11以及半導體襯底10電隔離；位于所述浮柵層12和源線層11兩側的控制柵層14，且所述控制柵層14通過絕緣層13和所述浮柵層12和源線層11電隔離。需要說明的是，現有技術為了提高閃存的性能，會在所述控制柵層14和源線層11表面覆蓋應力層，以提高閃存的性能。

現有技術覆蓋有應力層的閃存對載流子遷移率的提高不強，數據存儲時間偏低，導致對閃存的性能提高不大。

更多覆蓋有應力層的閃存的存儲單元請參考專利號為US?7678662B2的美國專利文件。

發明內容

本發明解決的問題是提供一種閃存的存儲單元及其形成方法，用以提高閃存的存儲單元的編程效率與讀取效率，提高數據的保持力與耐久力，并能夠使閃存的存儲單元的尺寸進一步縮小。

為解決上述問題，本發明提供一種閃存的存儲單元，包括

半導體襯底；

位于半導體襯底表面的絕緣層；

位于所述絕緣層表面的浮柵層；

位于所述半導體襯底表面且貫穿所述浮柵層和絕緣層的源線層，且所述源線層覆蓋所述浮柵層，所述源線層與浮柵層電隔離；

位于所述浮柵層和源線層兩側，以及絕緣層表面的控制柵層，且所述控制柵層與源線層和浮柵層電隔離；位于所述控制柵層、源線層和半導體襯底表面的應力層。

可選的，所述應力層的材料為氮化硅。

可選的，所述應力層的厚度為300～1200埃。

可選的，所述源線層、浮柵層和控制柵層的材料為多晶硅。

可選的，所述絕緣層的材料為氧化硅。

可選的，所述源線層通過介質層與下方的浮柵層以及兩側的控制柵層電隔離，且所述介質層為氧化硅-氮化硅-氧化硅的疊層結構。

本發明還提供一種閃存的存儲單元的形成方法，包括：

提供半導體襯底；

在所述半導體襯底表面形成第一氧化硅層；

在所述第一氧化硅層表面形成浮柵多晶硅層；

在所述半導體襯底表面形成貫穿所述第一氧化硅層和浮柵多晶硅層的源線層，且所述源線層覆蓋部分浮柵多晶硅層，且所述源線層與浮柵多晶硅層電隔離；

以所述源線層為掩膜，去除部分浮柵多晶硅層，并暴露出第一氧化硅層，形成浮柵層；

在所述源線層和浮柵層兩側的第一氧化硅層表面形成控制柵層，且所述控制柵層與所述源線層和浮柵層電隔離；

在所述控制柵層、源線層和半導體襯底表面形成應力層；

對所述應力層以及所述應力層下方的控制柵層、源線層、浮柵層和半導體襯底進行熱退火。

可選的，所述應力層的材料為氮化硅。

可選的，所述應力層的厚度為300～1200埃。

可選的，所述熱退火的溫度為650～1200℃，所述熱退火的保護氣體為氮氣。

可選的，所述源線層、浮柵層和控制柵層的材料為多晶硅。

可選的，所述源線層、浮柵層和控制柵層的形成方法包括：

在所述浮柵多晶硅層表面形成第二氧化硅層；

在所述第二氧化硅層表面形成第一氮化硅層；

刻蝕部分所述第一氮化硅層和第二氧化硅層直至暴露出浮柵多晶硅層為止，形成第一開口；

在所述第一開口側壁和底部形成介質層；

在所述第一開口兩側的側壁的介質層表面分別形成多晶硅側墻，且所述多晶硅側墻的頂部低于第一氮化硅層的表面；

以所述多晶硅側墻為掩膜去除部分介質層和浮柵多晶硅層直至暴露出第一氧化硅層表面，形成第二開口；

在所述第二開口的多晶硅側墻表面形成第一側墻；