[發明專利]數字信號處理器尋址方法

有效

• 申請號: 201210123104.2
• 申請日: 2012-04-23
• 公開（公告）號: CN102629191A
• 公開（公告）日: 2012-08-08
• 發明（設計）人: 洪一;郭二輝;耿銳;劉小明;汪灝
• 申請（專利權）人: 中國電子科技集團公司第三十八研究所
• 主分類號: G06F9/34
• 分類號: G06F9/34
• 代理公司: 合肥金安專利事務所 34114
• 代理人: 王挺

技術領域

本發明屬于計算機數字信號處理技術領域，具體涉及一種數字信號處理器尋址方法。

背景技術

數字信號處理已成為提高產品性能的一個主要手段，作為基于數字信號處理特點制作的器件，數字信號處理器(DSP)已成為數字系統不可或缺的核心器件。在應用需求的推動下，DSP的性能不斷獲得提高，目前，新體制雷達及4G通信等領域對DSP的性能提出了更高的要求。

高性能計算的實現本質上取決于單位時間內啟動的運算部件數量，啟動的運算部件的數量可以用以下算式描述：

UnitNum=Σ0CycleNumΣ0InstrNumUnitNumEachInstr]]>

UnitNum：單位時間內啟動的運算部件數量

CycleNum：單位時間內運行的時鐘節拍數

InstrNum：每個時鐘節拍發射的指令數

UnitNumEachInstr：每條指令啟動的運算部件數

為實現高性能計算，人們首先想到提升處理器頻率，即增加上式中的CycleNum。這種方法在一定條件下可以不改變處理器的架構而輕易地獲得更高性能。然而頻率的進一步提升可能需要細化流水階，增加流水線的深度，而深度流水又會使得程序分支導致的時鐘節拍開銷增大。此外，這種方法還會帶來高功耗、制造工藝復雜度加大等一系列問題。

另一種實現高性能計算的思路是提高指令的并行發射能力，即增加上式中的InstrNum。常用的技術手段包括超標量與超長指令字，超標量依賴硬件實現多發射，設計復雜度較高；超長指令字更多地依賴軟件實現多發射，即由程序員或高級語言編譯器構造出超長指令字，由硬件執行。從廣義上來看，多核技術也屬于這一類型，即依靠多個內核提高單芯片內的指令并行發射能力。

第三種思路是設計出能啟動更多運算部件的指令，即增加上式中的UnitNumEachInstr。單指令多數據(SIMD)指令和各種形式的復合指令均可達到此目的。

以兼顧容量與速度為出發點，現代處理器多采用層次化的存儲結構。以典型的數字信號處理器為例，其存儲結構一般包括片外存儲器、片內存儲器、寄存器組三個層次，所述數字信號處理器還包括用于對片內存儲器進行訪問的訪存單元和直接存儲器訪問(DMA)控制器。

信號處理應用的特點決定了DSP處理的對象往往是數據流，典型的數據流處理過程為：待處理的數據首先被DMA控制器從片外存儲器傳送至片內存儲器；再被訪存單元讀入寄存器組；DSP中的運算部件處理寄存器組中的輸入數據，并將計算結果寫回寄存器組；寄存器組中的運算結果被訪存單元寫回片內存儲器；最后片內存儲器中的計算結果被DMA控制器傳送至片外存儲器。

單位時間里向存儲器存取的信息量稱為帶寬。由于DMA傳輸技術的不斷進步，并且多個DMA通道可以并行工作，因此，在上述數據流處理過程中，片內存儲器與寄存器組間的數據傳輸帶寬是主要的性能瓶頸。為實現高性能實時數字信號處理，必須設法提高片內存儲器與寄存器組間數據傳輸的帶寬。提高帶寬有兩種方式：縮短片內存儲器存取周期和增大片內存儲器數據總線位寬。在現有技術水準下，縮短片內存儲器存取周期的空間非常有限，因此增大片內存儲器數據總線位寬是一種主要的帶寬提升手段。

在DSP設計實現中，由于工藝上的原因，通常是由若干個總線位寬較小的存儲體(Bank)以陣列方式構成具有較大總線位寬的存儲塊(Block)。圖1給出了一個這樣的存儲塊示例，總線位寬為32bit的Bank0～Bank3以陣列方式構成總線位寬為128bit的Block0，Block0中內存單元的地址編排如圖1中0～11所示。

另一方面，一個數字信號處理應用的時間開銷往往集中在若干核心算法模塊上，如FFT、矩陣運算等。若能針對這些核心算法設計出相應的尋址方法，將會顯著提升數字信號處理應用的整體效率。

DSP的尋址方法是與其內存及總線結構密切相關的，對于如何基于所述以陣列方式構成的大帶寬存儲塊并面向數字信號處理應用實現高效的數據訪問，現有的DSP尋址方法所能提供的支持并不理想。

發明內容