[發明專利]一種代碼生成方法

有效

• 申請號: 201210123079.8
• 申請日: 2012-04-24
• 公開（公告）號: CN102662630A
• 公開（公告）日: 2012-09-12
• 發明（設計）人: 李志俊
• 申請（專利權）人: 廣州市廣晟微電子有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

技術領域

本發明屬于數字電路設計技術領域，尤其涉及一種代碼生成方法。

背景技術

在芯片的設計中，需要通過指令譯碼器控制整個芯片的運行和查詢芯片的運行狀態。在專用集成電路(Application?Specific?Integrated?Circuit，ASIC)設計中，指令譯碼器的設計由硬件程序語言verilog或者超高速集成電路硬件描述語言(VHDL)代碼實現。

目前，主要基于手工完成指令譯碼器代碼的輸入。

但是，指令譯碼器的信號很多，并且在設計指令譯碼器的過程中會出現指令增減以及擺放位置的改變，當出現大量指令增減、擺放位置改變時要重新手工完成已有代碼的修改，這導致整個手工完成代碼輸入的過程非常繁瑣、工作量大、工作周期很長。

發明內容

有鑒于此，本發明的目的在于提供一種代碼生成方法，可根據用戶輸入的寄存器組文件自動生成指令譯碼器代碼，以簡化用戶設計操作、減小用戶設計工作量、縮短工作周期。

為實現上述目的，本發明提供如下技術方案：

一種代碼生成方法，用于生成指令譯碼器代碼，所述方法包括：

步驟S1：接收用戶輸入的寄存器組文件；

步驟S2：按照第一預設規則在所述寄存器組文件中獲取寄存器組名稱；

步驟S3：調用預存的第一模板，利用所述寄存器組名稱替換所述第一模板中的寄存器組標識符，獲得第一代碼段；

步驟S4：調用預存的第一模板語句，利用所述寄存器組名稱替換所述第一模板語句中的寄存器組標識符，獲得第一語句，將所述第一語句插入預存的第二模板中的第一位置處，獲得第二代碼段；

步驟S5：按照第二預設規則在所述寄存器組文件中獲取與所述寄存器組名稱對應的指令信號，并確定各指令信號的類型；

步驟S6：利用所述各指令信號對預存的第四模板進行處理，獲得第四代碼段，具體包括：

當所述指令信號為只寫信號時，確定所述只寫信號的位寬和寄存器組位寬；調用預存的第三模板，利用所述只寫信號替換所述第三模板中的信號標識符、利用所述寄存器組名稱替換所述第三模板中的寄存器組標識符、利用所述只寫信號的位寬替換所述第三模板中的信號位寬標識符、利用所述寄存器組位寬替換所述第三模板中的寄存器組位寬標識符，獲得第三代碼段；將所述第三代碼段插入當前的第四模板的末尾；對由所述只寫信號及其位寬組成的字符串分別添加第一前綴和第二前綴，生成兩個指令信號，將所述兩個指令信號置入所述當前第四模板的信號列表；

當所述指令信號為只讀信號時，確定所述只讀信號的位寬；調用預存的第二模板語句，利用所述只讀信號替換所述第二模板語句中的信號標識符、利用所述只讀信號的位寬替換所述第二模板語句中的信號位寬標識符，獲得第二語句；將所述第二語句插入當前的第四模板的末尾；對由所述只讀信號及其位寬構成的字符串添加第三前綴，生成新的指令信號，將所述新的指令信號置入當前第四模板的信號列表；

當所述指令信號為寄存器信號時，確定所述寄存器信號的位寬；調用預存的第三模板語句，利用所述寄存器信號替換所述第三模板語句中的信號標識符、利用所述寄存器信號的位寬替換所述第三模板語句的信號位寬標識符，獲得第三語句；將所述第三語句插入當前的第四模板的末尾；將由所述寄存器信號及其位寬構成的字符串置入當前第四模板的信號列表；

步驟S7：將所述第一代碼段和第二代碼段依次插入所述第四代碼段的末尾，形成指令譯碼器代碼。

優選的，在上述方法中，所述指令信號具有區分其類型的信號標識；相應的，根據所述指令信號的信號標識確定各個指令信號的類型。

優選的，在上述方法中，所述只讀信號的信號標識為前綴r_，所述只寫信號的信號標識為前綴w_。

由此可見，在本發明上述公開的代碼生成方法中，可以根據用戶輸出的寄存器組文件自動生成指令譯碼器代碼，用戶只需生成由聲明語句構成的寄存器組文件，與用戶手工輸出指令譯碼器代碼相比，簡化了用戶操作、減小了用戶的工作量，進而縮短了工作周期；另外，由于寄存器組文件包含的語句較少，用戶生成寄存器組文件過程中發生錯誤的概率較低，而根據寄存器組文件自動生成指令譯碼器代碼的過程不會因人為原因發生錯誤，因此與現有手工輸入指令譯碼器代碼的方式相比，本發明公開的代碼生成方法可以降低代碼發生錯誤的概率。

附圖說明