[發明專利]淺溝槽隔離化學機械平坦化方法

有效

• 申請號: 201210122037.2
• 申請日: 2012-04-23
• 公開（公告）號: CN103377912A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 何衛;朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/3105
• 分類號: H01L21/3105;H01L21/762
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

技術領域

本發明涉及一種半導體器件制造方法，特別是涉及一種能改善臺階高度均勻性的淺溝槽隔離化學機械平坦化方法。

背景技術

隨著電路集成度大幅提升，集成電路中各個器件之間的間距逐步減小，使得寄生效應、電磁干擾等等極大阻礙了器件性能的提高。先前的大尺寸工藝中，相鄰器件之間采用局部場氧化層來提供隔離絕緣。然而器件尺寸縮減之后，氧化層絕緣性能下降，并且難以提供精確的圖形。而從0.25μm技術節點引入淺溝槽隔離(STI)技術以來，使得器件高密度隔離成為可能。并且隨技術節點不斷縮小，為提高器件密度和隔離效果，淺溝槽本身的縱深此(aspect?ratio，簡稱AR)隨之不斷增加。

高密度等離子體化學氣相沉積(HDP-CVD)是當前填充淺溝槽的主流技術。對應的STI制造方法通常是先在硅襯底上形成氧化層和氮化層疊層構成的硬掩膜層，然后光刻/刻蝕硬掩膜層形成硬掩膜圖形，以硬掩膜圖形為掩膜繼續刻蝕襯底形成淺溝槽，然后采用上述HDPCVD在淺溝槽中沉積氧化物，例如氧化硅。該技術通過邊淀積邊刻蝕的循環工藝，克服了溝槽頂部可能存在的封口難題，完成對大AR溝槽結構的填充。

然而，隨淺溝槽縱深此的不斷增大，在HDP-CVD后，淺溝槽隔離區內與非淺溝槽隔離區(激活區或有源區)上方的氧化硅厚度落差變得越來越大，這為下一步淺溝槽隔離化學機械平坦化(STI?CMP)工藝對晶圓芯片內部均勻性的控制提出了很大挑戰。由于存在大的氧化硅厚度落差(例如為)，在STI?CMP工藝中，CMP磨料不僅會拋光、磨除頂部或峰部的氧化物，同時也會除去底部或谷部的氧化物，使得這種厚度落差無法直接通過CMP工藝消除，并會一直遺傳到CMP工藝結束。這就造成淺溝槽內部分氧化硅磨掉，形成凹陷(dishing)缺陷，使得器件電學性能下降，甚至良率的降低。

總而言之，當前的STI制作方法中，較大的氧化硅厚度差使得CMP均勻性降低，造成器件缺陷。

發明內容

本發明目的在于克服上述缺陷，提高STI?CMP的均勻性。

為此，本發明提供了一種淺溝槽隔離化學機械平坦化方法，包括：在襯底上形成硬掩膜層；光刻/刻蝕硬掩膜層形成硬掩膜圖形；以硬掩膜圖形為掩膜刻蝕襯底形成淺溝槽；在硬掩膜層上以及淺溝槽內沉積絕緣層，其中不同區域內的絕緣層頂部存在高度差；在絕緣層上形成共形的保護層；化學機械平坦化絕緣層以及保護層，直至露出硬掩膜層。

其中，硬掩膜層包括第一硬掩膜層和第二硬掩膜層。其中，第一硬掩膜層包括氧化物，第二硬掩膜層包括氮化物、氮氧化物。其中，第二硬掩膜層用作化學機械平坦化的停止層。

其中，絕緣層包括氧化物、氮氧化物。

其中，沉積絕緣層的方法包括LPCVD、PECVD、HDPCVD。

其中，保護層包括氮化物。其中，形成保護層的方法包括，以LPCVD、PECVD、HDPCVD工藝在絕緣層上沉積氮化物。其中，形成保護層的方法包括，對絕緣層表面執行氮化、氮注入的表面處理工藝形成氮化物。

依照本發明的淺溝槽隔離化學機械平坦化方法，通過在氧化物頂部額外施加的保護層，防止了淺溝槽區域內處于谷部的氧化物被過度移除，從而有效地提高了臺階高度的均勻性。

本發明所述目的，以及在此未列出的其他目的，在本申請獨立權利要求的范圍內得以滿足。本發明的實施例限定在獨立權利要求中，具體特征限定在其從屬權利要求中。

附圖說明

以下參照附圖來詳細說明本發明的技術方案，其中：

圖1顯示了依照本發明方法的工藝步驟剖面圖，其中在襯底上形成硬掩膜層；

圖2顯示了依照本發明方法的工藝步驟剖面圖，其中光刻/刻蝕硬掩膜層并且繼續刻蝕襯底形成淺溝槽；

圖3顯示了依照本發明方法的工藝步驟剖面圖，其中在硬掩膜層上以及淺溝槽內沉積絕緣層；

圖4顯示了依照本發明方法的工藝步驟剖面圖，其中在絕緣層上形成保護層；

圖5顯示了依照本發明方法的工藝步驟剖面圖，其中化學機械平坦化保護層以及絕緣層，淺溝槽區域的絕緣層的凹部受到保護；以及

圖6顯示了依照本發明方法的工藝步驟剖面圖，其中化學機械平坦化保護層以及絕緣層直至露出硬掩膜層。

附圖標記

1襯底

2第一硬掩膜層

3第二硬掩膜層

4淺溝槽

5絕緣層

6保護層

具體實施方式