[發明專利]疊柵SiC-MIS電容的制作方法

有效

• 申請號: 201210118317.6
• 申請日: 2012-04-20
• 公開（公告）號: CN102629559A
• 公開（公告）日: 2012-08-08
• 發明（設計）人: 劉莉;王德君;馬曉華;楊銀堂
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L21/334
• 分類號: H01L21/334
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 王品華;朱紅星

技術領域：

本發明屬于微電子技術領域，涉及半導體器件的制作，特別是一種疊柵SiC-MIS電容的制作方法，以在可以接受的界面態密度條件下改善器件的擊穿特性，以提高其在高溫、大功率應用時的可靠性。

背景技術：

SiC具有獨特的物理、化學及電學特性，是在高溫、高頻、大功率及抗輻射等極端應用領域極具發展潛力的半導體材料。SiC功率MOSFET的最佳工作狀態與柵介質絕緣層界面特性及體特性緊密相關。SiO₂和SiC界面高界面態導致溝道遷移率低、開關速度慢、影響器件遷移率，還會增大泄漏電流，導致閾值電壓和低頻1/f噪聲的增加等，目前在制作高可靠性SiC-MOS電容方面存在以下問題：利用熱氧化方法制作的SiC-MOS電容具有很高的界面態密度，另外，高場應力下，SiC上氧化層中的F-N電流將變得很大，尤其是在高溫工作時熱SiO₂中存在漏電流增大和介質擊穿電場EBD漂移現象，這就加速了氧化層的失效，從此既可以看出熱氧化方法并非是一種理想的柵介質技術。

為改善SiC-MOS電容界面性質以及提高柵介質可靠性，目前的主要方法集中在退火工藝的研究上，如傳統的Ar、H₂退火、氮氧化物退火(NO、N₂O)，氧化前N離子注入，而這些都是通過在界面處導入更多的Ar、H及N元素的原理以降低界面態密度，但是通過實驗發現，這些方法導入元素的比例非常小，界面態密度并不能被很好的降低；另外為提高柵介質可靠性采用一些高K材料如Gd₂O₃、HfO₂、AlN、Si₃N₄等做柵介質，但是研究表明，在以這些柵介質材料做成的SiC-MIS電容仍舊存在很高的柵泄漏電流。

發明內容

本發明的目的在于針對上述工藝的不足，提出一種疊柵SiC-MIS電容的制作方法，以降低SiC-MIS電容柵介質層泄漏電流，降低SiC和SiO₂界面態密度，提高SiC-MIS電容的擊穿電壓，改善SiC-MIS電容在高溫、大功率應用時的可靠性。

為實現上述目的，本發明的給出如下兩種技術方案：

技術方案一，一種疊柵SiC-MIS電容的制作方法，包括以下步驟：

第一步：對N型SiC外延片樣品的表面進行標準濕法工藝清洗：

第二步：在SiC外延片樣品正面的外延面制作氮化二氧化硅膜，形成底層柵介質：

(2a)將表面清洗處理后的SiC外延片樣品在溫度為750℃的N₂環境中推入氧化爐恒溫區進行升溫；

(2b)當溫度升至1180℃時，通入純氧氣，在干氧條件下氧化SiC外延片樣品正面10min，生成厚度為8nm的SiO₂氧化膜；

(2c)在電子回旋共振ECR-PE?MOCVD系統中對已生成的SiO₂氧化膜進行氮等離子體處理，工藝條件為：微波功率650±50W，溫度為600±50℃，N₂流量為70±10sccm，等離子體處理時間為7.5min；

第三步，淀積Al₂O₃柵介質薄膜，形成上層柵介質：

(3a)將進行氮等離子體處理后的SiC樣品放入原子層淀積反應室中，以三甲基鋁TMA和H₂O為源生長Al₂O₃薄膜，設置溫度為300±50℃，氣壓為2Torr；

(3b)對生長完氮化SiO₂膜的樣品表面先進行1.5秒的TMA脈沖沖洗，再依次進行2.5秒的N₂脈沖沖洗、1.0秒的水蒸氣脈沖沖洗和3.0秒的N₂脈沖沖洗；

(3c)對沖洗后的樣品重復進行200個周期的Al₂O₃薄膜淀積，得到厚度為20nm的Al₂O₃薄膜；

第四步：在淀積完Al₂O₃薄膜的SiC樣品背面制作襯底電極：

(4a)將淀積完Al₂O₃薄膜的SiC樣品置于電子束蒸發室中，蒸發室的真空度為1.6×10^-3Pa，蒸發速率為0.3nm/s；