[發明專利]一種將邏輯信號轉換為低壓差分信號的裝置

有效

• 申請號: 201210117648.8
• 申請日: 2012-04-20
• 公開（公告）號: CN103378846A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 韋援豐;楊海鋼;張甲;屈小鋼;張春紅;余樂;何輝
• 申請（專利權）人: 中國科學院電子學研究所
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 宋焰琴

技術領域

本發明涉及高速通信電路和集成電路設計技術領域，尤其是一種將邏輯信號轉換為低壓差分信號的裝置，該裝置不受邏輯信號電平電壓的限制，具有普遍適應性的特點。

背景技術

在高速串行傳輸中，采用低壓差分信號(low-voltage?differential?signal，LVDS)電氣標準進行物理層數據傳輸的方法極為普遍，LVDS標準是Telecommunications?Industry?Association(TIA)組織公布的一種用于高速基帶數據傳輸的I/O電氣標準，其具有速度高、功耗低、抗噪能力強的特點。LVDS電氣標準對于差分輸出信號的共模電壓和差模電壓范圍有明確的規定，圖1為LVDS電氣標準說明圖，在帶有100歐姆負載的條件下，LVDS輸出共模電壓為1.25V左右，差模電壓范圍在250mV到450mV之間。

目前集成了高速串行接口的專用芯片中的專用輸入輸出端口可支持LVDS電氣標準，但是，由于其特殊性，這些專用輸入輸出端口的數目有限，大多芯片輸入輸出端口只能處理普通的雙電平邏輯信號。在很多應用情況下，由于專用于LVDS電氣標準輸入輸出端口數目的限制，普通的輸出端口需要與支持LVDS電氣標準的輸入端口間進行數據傳輸，因此需要將雙電平邏輯信號轉化為符合LVDS電氣標準的電信號。

在Xilinx公司所申請的美國專利中(專利號：US?6353334B1)，提出了一種由三個電阻構成的外接電路，可以實現將雙電平邏輯信號轉換為符合LVDS標準的差分輸出信號，圖2為其實現方式的說明圖，其中R1(電阻1)與R5相同，阻值為175歐姆，R3阻值為140歐姆，跨接在LVDS差分輸出端，R6跨接在LVDS差分輸入端，阻值為100歐姆，R1、R5、R3一般通過外接電阻實現，歐姆的阻抗匹配R6一般在芯片的LVDS輸入端口內部實現，梯形電阻網絡阻值的選取一方面為了實現傳輸線50歐姆特征阻抗匹配，另一方面，可以通過分壓將雙電平邏輯信號轉換為符合LVDS標準的差分輸出。圖3為轉換過程的電路結構圖，由于R3與R6并聯，再通過R1與R5分別接至輸出普通輸出邏輯信號的高低電平端，與外接電阻相比，普通輸出邏輯的內阻可以忽略，因此，所轉換的LVDS差分輸出電壓，即LV1與LV2兩點的電壓差為：

(VDD-VSS)*(R3//R6))/(R1+R5+(R3//R6))

＝0.14*(VDD-VSS)，

所轉換的LVDS共模輸出電壓，即為LV1與LV2兩點的電壓平均值，由于梯形電阻網絡對稱性的特點，可知共模輸出電平為：

0.5*(VDD-VSS)，

其中，(R3//R6)表示R3與R6的并聯電阻，(VDD-VSS)表示邏輯信號的電平電壓差，LVDS電氣標準要求共模輸出電平為1.25V，因此(VDD-VSS)須為2.5V，則對應的LVDS差分輸出電壓約為357mV，滿足LVDS電氣標準(差分輸出電壓范圍：250mV-450mV)。一般情況下，普通邏輯信號的電平電壓差就是其IO(輸入輸出)電壓，因此，LVDS端差分輸出的共模電平取決于IO(輸入輸出)電壓，為IO(輸入輸出)電壓的一半，由于LVDS電氣規范要求輸出的共模電平為1.25V，因此可進行變換的普通邏輯信號高電平電壓被限制在2.5V左右，從而限制了此方法的應用范圍。目前輸入輸出(I/O)端口采用的電壓標準種類繁多(1.8V、2.5V、3.3V、5V等)，并且應用場合也較為復雜，鑒于此，本發明提出了一種新型的電路裝置，它不受輸入輸出(I/O)電壓標準的限制，可以將不同電壓標準下的邏輯信號轉換為符合LVDS電氣標準的差分信號。

發明內容

本發明要解決的技術問題是提供一種新型的電路裝置，它不受輸入輸出(I/O)電壓標準限制，可以將不同電壓標準下的邏輯信號轉換為符合LVDS電氣標準的差分信號。

本發明提出了一種將邏輯信號轉換為低壓差分信號的裝置，其特征在于，該裝置包括邏輯輸出單元和梯形電阻網絡單元，其中，

所述邏輯輸出單元包括一個邏輯節點和三個反相器，邏輯節點分成兩路輸出，一路通過反相器inv1和inv2構成邏輯信號的正向輸出out_p，另一路通過反相器inv3構成邏輯信號的反向輸出out_n；