[發明專利]基于逐次比較量化器的三階前饋Sigma-Delta調制器

有效

• 申請號: 201210116311.5
• 申請日: 2012-04-19
• 公開（公告）號: CN102638268A
• 公開（公告）日: 2012-08-15
• 發明（設計）人: 郎偉;林平分;萬培元
• 申請（專利權）人: 北京工業大學
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 北京思海天達知識產權代理有限公司 11203
• 代理人: 劉萍

技術領域

本發明涉及一種Sigma-Delta模數轉換器，屬于集成電路領域。

背景技術

伴隨著消費類電子迅猛發展和數字化技術的廣泛應用，對高精度、低功耗、低成本模數轉換器需求日漸擴大，然而集成電路工藝的不斷更新導致電源電壓的降低與晶體管的本征增益的下降，使模擬電路設計難度加大。因此我們要在低電壓下進一步采用創新性的低功耗設計來滿足系統上的要求。對于低功耗、高精度、低成本模數轉換器的設計采用前饋Sigma-Delta結構的模數轉換器已成為一個趨勢。其中關鍵部分就在于Sigma-Delta調制器。

前饋結構Sigma-Delta調制器的輸入信號不直接經過運算法放大器，從而避免運算放大器的非線性失真導致的調制器性能下降，可以在低電源電壓下得到高性能的模數轉換器。傳統的三階前饋Sigma-Delta調制器結構如圖1所示，主要由三個積分器，一個量化器前的加法器，一個量化器，一個反饋數模轉換器，一個把第一階積分器輸出信號放大3倍的放大器，一個把第二階積分器輸出信號放大3倍的放大器，一個計算出輸入信號和反饋數模轉換器輸出信號之間差值的加法器構成。輸入信號X與第一階積分器輸出信號放大三倍后的信號、第一階積分器輸出信號放大三倍后的信號和第三階積分器輸出信號相加后輸入到量化器，經過量化后，量化器輸出信號Y經過DAC轉換后與輸入信號相減得到U，U輸入到第一階積分器。為保證高精度性能，量化器通常采用多比特位寬的量化器。采用多比特位寬量化器的優點在于可以在不增加Sigma-Delta調制器過采樣率的條件下，提高調制器的噪聲諧波抑制比，同時可以提高系統的穩定性。

發明內容

有鑒于此，本發明實施例的目的在于提供一種新的電路結構，滿足對高精度、低功耗、低成本模數轉換器設計需求。

本發明是采用以下技術方案實現的：

它包括本發明的運用逐次比較量化的多輸入采樣電容陣列作為第二加法器單元6以及三個積分器1、一個多比特逐次比較量化器2、一個二進制碼轉換成溫度碼功能的數字電路3、一個反饋數模轉換器4、用于計算輸入信號與數模轉換器輸出信號差值的第一加法器單元5構成的三階前饋Sigma-Delta調制器，結構如圖2所示。

第二加法器單元的結構：第二加法器單元包括2^N個單位電容，N的取值范圍為3到8。所有電容的上極板與一個開關K的一端相連，該開關另一端與一電壓驅動器B3輸出端相連。2^N-3×3個電容的下極板分別通過三個開關K_N，1，K_N，2，K_N，3與第一階積分器輸出端，電壓驅動器B1輸出端，電壓驅動器B2輸出端相連；2^N-3個電容的下極板分別通過三個開關K_N-1，1，K_N-1，2，K_N-1，3與第三階積分器輸出端，電壓驅動器B1輸出端，電壓驅動器B2輸出端相連；2^N-2個電容的下極板分別通過三個開關K_N-2，1，K_N-2，2，K_N-2，3與第二階積分器輸出端，電壓驅動器B1輸出端，電壓驅動器B2輸出端相連；2^N-3個電容的下極板分別通過三個開關K_N-3，1，K_N-3，2，K_N-3，3與第二階積分器輸出端，電壓驅動器B1輸出端，電壓驅動器B2輸出端相連；2^N-4個，2^N-5個，···2^N-(N-1)個，2^N-N個電容的下極板通過與之對應的K_N-4，1、K_N-4，2、K_N-4，3，K_N-5，1、K_N-5，2、K_N-5，3，···，K_N-(N-1)，1、K_N-(N-1)，2、K_N-(N-1)，3，K_N-N，1、K_N-N，2、K_N-N，3與信號輸入端，電壓驅動器B1輸出端，電壓驅動器B2輸出相連；最后一個電容的下極板分別通過兩個開關K_L，1、K_L，2與信號輸入端，電壓驅動器B2輸出端相連。

調制器輸入端分別與第一加法器單元和第二加法器單元相連；