[發明專利]非易失性半導體器件

有效

• 申請號: 201210115758.0
• 申請日: 2012-04-19
• 公開（公告）號: CN102750984B
• 公開（公告）日: 2017-03-01
• 發明（設計）人: 崔大一;樸進壽;李在浩;劉炳晟
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: G11C16/24
• 分類號: G11C16/24;G11C16/30
• 代理公司: 北京弘權知識產權代理事務所(普通合伙)11363
• 代理人: 俞波,郭放

相關申請的交叉引用

本申請要求于2011年4月21日提交的韓國專利申請No.10-2011-0037185的優先權，其全部內容通過引用合并于此。

技術領域

本發明示例性實施例涉及一種非易失性半導體器件，并且更特別地涉及一種用于控制非易失性半導體器件中的全局字線的電路。

背景技術

根據在不供電時是否保持數據，半導體存儲器器件被分類為易失性存儲器和非易失性存儲器。諸如快閃存儲器之類的非易失性存儲器能夠自由地記錄和刪除數據并在不供電的情況下保持所存儲的數據。具體而言，由于NAND快閃存儲器具有高集成度，所以NAND快閃存儲器已經廣泛使用于各種應用領域中用于高容量數據存儲。

在這樣的非易失性存儲器中，為了改變先前編程的數據，需要關于指定單位的存儲器單元執行電擦除和重新編程過程，這與諸如動態隨機訪問存儲器(DRAM)之類的易失性存儲器不同。更具體而言，為了對初始化狀態中的存儲器單元中的數據進行編程并且然后改變該數據，可以通過電擦除操作對包括所選存儲器單元的指定數目的存儲器單元進行重新初始化，并且隨后可以利用改變的內容對所選存儲器單元進行重新編程。一般而言，執行電擦除的存儲器單元的單位稱為塊，并且執行數據記錄或更具體而言執行編程的存儲器單元的單位稱為頁。這里，“頁”指連接到一個字線的一組存儲器單元，并且一個塊包括多個(例如64或128個)頁。

圖1A是示出NAND快閃存儲器器件的存儲器單元陣列的一部分的示圖。

參照圖1A，NAND快閃存儲器的單元陣列包括多個單元串100和110，單元串100包括在漏極選擇晶體管101與源極選擇晶體管103之間彼此串聯連接的多個存儲器單元，單元串110包括在漏極選擇晶體管111與源極選擇晶體管113之間彼此串聯連接的多個存儲器單元。漏極選擇晶體管101和111以及源極選擇晶體管103和113分別連接到漏極選擇線DSL和源極選擇線SSL，并且單元串100和110中的存儲器單元通過多個字線WL<0>至WL<n>彼此連接。單元串100和110通過漏極選擇晶體管101和111選擇性地連接到位線BL，并通過源極選擇晶體管103和113選擇性地連接到公共源極線CSL，所述公共源極線CSL連接到接地電壓端子。連接到位線BL的單元串100和110與公共源極線CSL并聯連接，由此形成一個存儲器單元塊。

為了執行NAND快閃存儲器器件中的編程、讀取和擦除操作，針對每個操作施加適合的偏置電壓給所選字線。例如，在編程操作中，向通過輸入行地址選擇的字線施加編程電壓(例如10V或更大)，并向其余字線施加通過電壓(pass?voltage)(例如10V或更小)。同時，隨著存儲器器件的容量和集成度增加，為了減少對相近字線或位線(或連接到位線的存儲器單元)的干擾現象，將不同電壓電平的通過電壓施加到在編程操作中所選字線的指定距離內的字線。通過電壓的施加將稱為“升壓選項(boosting?option)”。

圖1B是示出編程操作中向圖1A的字線施加的電壓的示圖。

參照圖1B，向編程操作中通過輸入行地址A選擇的字線WL<A>施加編程電壓VPGM，并根據與所選字線WL<A>的距離向字線WL<A+3>至WL<A+1>以及WL<A-1>至WL<A-3>施加不同電壓VBST1、VBST2和VBST3，因為上述升壓選項施加到這些字線。另一方面，向其余字線WL<n>至WL<A+4>以及WL<A-4>至WL<0>施加通過電壓VPASS。

由于NAND快閃存儲器的字線的數目可以為每一塊32至128個(逐漸增加)，并且一個NAND快閃存儲器包括1000個或更多個的塊，所以字線的總數最少為32,000個或更多。為了選擇32,000個或更多個字線中的一個并直接向所選字線施加偏置電壓，需要對應于總數為32,000＊(要生成的電壓的數目)的開關，這使得芯片的配置困難。

為了解決這樣的問題，使用全局字線(GWL)。在NAND快閃存儲器中，在一個塊操作的同時，其它塊不操作。在這一點上，使用兩級配置機制，其中生成全局字線作為在一個塊中提供的字線的樣本集合，首先向全局字線施加用于每個操作的電壓，并且隨后傳送給每個塊中的字線。

圖2是示出根據傳統技術的NAND快閃存儲器器件的字線控制電路的示圖，圖3和圖4是示出圖2的行選擇單元105的詳細示圖。