[發(fā)明專利]接口裝置和布線基板

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201210114815.3
• 申請(qǐng)日: 2012-04-18
• 公開（公告）號(hào): CN102750250A
• 公開（公告）日: 2012-10-24
• 發(fā)明（設(shè)計(jì)）人: 城野雅之;中島朋紀(jì)
• 申請(qǐng)（專利權(quán)）人: 夏普株式會(huì)社
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 呂曉章

技術(shù)領(lǐng)域

本發(fā)明涉及接口裝置和布線基板，更詳細(xì)地說，涉及可進(jìn)行高速串行傳輸?shù)腜CI-Express或USB3.0等的接口裝置和安裝了該裝置的布線基板。

背景技術(shù)

近年來，在以個(gè)人計(jì)算機(jī)(PC)為首的信息處理裝置的領(lǐng)域中，利用了PCI-Express(快速外圍組件互連，以下稱為PCI-e)或USB(通用串行總線)3.0等的高速串行傳輸方式的接口裝置成為產(chǎn)品化。該P(yáng)CI-e采用串行傳輸方式而沒有采用以往的并行傳輸方式，將PCI-e的一條串行通信線稱為通道(lane)，根據(jù)需要而使用多個(gè)通道而實(shí)現(xiàn)高速化。在PCI-eGen2中，實(shí)現(xiàn)最大5Gbps的數(shù)據(jù)傳輸速度。

圖3是表示搭載了PCI-e接口的以往的接口裝置的結(jié)構(gòu)的方框圖。圖中，101是系統(tǒng)控制器，102是PIPE(用于PCI?Express的PHY接口結(jié)構(gòu))接口橋(以下，稱為PIPE?I/F橋)，105是PIPE接口(以下，稱為PIPE?I/F)。這里，PIPE?I/F是能夠進(jìn)行高速的并行總線通信的I/F，且是用于連接搭載了PCS(物理編碼子層)功能的PHY(物理層)芯片和搭載了MAC(媒體接入控制層)功能的FPGA或ASIC之間的標(biāo)準(zhǔn)的I/F。

PIPE?I/F橋102包括PIPE-PHY橋103和PCI-e?PHY?I/F104，PIPE-PHY橋103包括P-S(并行-串行)變換部103a、FIFO(先進(jìn)先出)103b、以及橋控制部103c。PCI-e?PHY?I/F104是用于連接對(duì)應(yīng)于PCI-e的設(shè)備的PCI-e接口(物理層)。系統(tǒng)控制器101包括PCI-e控制器101a，該P(yáng)CI-e控制器101a和PIPE-PHY橋103經(jīng)由PIPE?I/F105而連接。

由于PCI-e?PHY?I/F104是串行通信接口，PIPE?I/F105是并行通信接口，所以通過P-S變換部103a相互地進(jìn)行串行-并行變換。圖3的結(jié)構(gòu)是以往的一般的1通道的PCI-e接口的結(jié)構(gòu)，經(jīng)由PIPE?I/F105而連接了PCI-e控制器101a和PCI-e?PHY?I/F104。通過使用作為標(biāo)準(zhǔn)I/F的PIPE，開發(fā)端點(diǎn)設(shè)備的廠家(vendor)或提供MAC層的IP(知識(shí)產(chǎn)權(quán))核心的廠家等能夠基于公共的傳輸協(xié)議來進(jìn)行開發(fā)。

此外，USB3.0是基于上述的PCI-eGen2的技術(shù)而開發(fā)的，相對(duì)于前一版本的USB2.0的最大480Mbps，實(shí)現(xiàn)最大5Gbps的數(shù)據(jù)傳輸速度，實(shí)現(xiàn)了大幅的高速化。在USB2.0中，在上行和下行的雙方向上切換使用一條差動(dòng)傳輸路徑，但在USB3.0中，上行和下行分別使用專用的差動(dòng)傳輸路徑，能夠同時(shí)進(jìn)行雙向的通信。這個(gè)技術(shù)在PCI-e等的高速串行通信中是一般的方法。

USB3.0和PCI-e采用若干個(gè)同等的技術(shù)，例如，作為為了高速化的技術(shù)而采用LVDS(低電壓差分信號(hào))或CRU(時(shí)鐘恢復(fù)單元)等的技術(shù)。LVDS是使用兩條傳輸路徑的差動(dòng)信號(hào)傳輸方式，且是將并行信號(hào)變換為低電壓差動(dòng)的串行信號(hào)而傳輸?shù)姆绞健Ｔ赨SB3.0中，與PCI-e同等地，規(guī)定為差動(dòng)信號(hào)的振幅最低0.8V、最高1.2V。此外，關(guān)于CRU，在USB3.0中，與PCI-e同等地，采用時(shí)鐘被嵌入數(shù)據(jù)信號(hào)中的嵌入時(shí)鐘方式。都在標(biāo)準(zhǔn)上決定了這些技術(shù)。

上述的USB作為用于連接PC與周邊設(shè)備的通用接口而被普及，但目前的大多數(shù)PC都標(biāo)準(zhǔn)配備了USB2.0，認(rèn)為USB3.0也會(huì)今后逐漸普及。此外，也有除了該USB以外還標(biāo)準(zhǔn)配備了PCI-e的PC，例如在日本特開2009-9564號(hào)公報(bào)中，記載了將PCI-e用的連接器和USB2.0用的連接器共用化的技術(shù)。由此，通過不同標(biāo)準(zhǔn)的PCI-e和USB2.0共用一個(gè)連接器，從而能夠選擇性地連接對(duì)應(yīng)于PCI-e的外部設(shè)備或者對(duì)應(yīng)于USB2.0的外部設(shè)備。

這里，由于高速地進(jìn)行數(shù)據(jù)傳輸，上述的PCI-e和USB3.0對(duì)PIPE接口的數(shù)據(jù)傳輸定時(shí)的規(guī)格(specification)也設(shè)定了嚴(yán)格的制約。因此，在想要將這兩個(gè)串行通信接口安裝到PC等的信息處理裝置的情況下，需要對(duì)PCI-e、USB3.0分別設(shè)置一個(gè)系統(tǒng)共計(jì)兩個(gè)系統(tǒng)的PIPE接口，端子數(shù)增加，且兩個(gè)系統(tǒng)都要受到規(guī)格上的制約，所以存在基板面積增大的問題。圖4表示在搭載了PCI-e接口和USB3.0接口時(shí)的以往的接口裝置的結(jié)構(gòu)。