[發明專利]多層陶瓷電子元件

在審

• 申請號: 201210113631.5
• 申請日: 2012-04-17
• 公開（公告）號: CN103065793A
• 公開（公告）日: 2013-04-24
• 發明（設計）人: 徐柄吉;姜秉成
• 申請（專利權）人: 三星電機株式會社
• 主分類號: H01G4/30
• 分類號: H01G4/30;H01G4/005;H01G4/12
• 代理公司: 北京潤平知識產權代理有限公司 11283
• 代理人: 黃志興;董彬

相關申請的交叉引用

本申請要求2011年10月19日向韓國知識產權局提交的韓國專利申請No.10-2011-0107086的優先權，該韓國專利申請的公開內容通過引用并入本申請中。

技術領域

本發明涉及一種多層陶瓷電子元件，并且更具體地，涉及一種高壓、高電容的多層陶瓷電子元件。

背景技術

與電子產品小尺寸、高電容的趨勢相一致，對具有小尺寸和高電容的多層陶瓷電子元件的需求也在增加。

因此，要求將用于多層陶瓷電容器的介電層減薄，并且增加了多層內電極的數量，以實現高電容。

由于減薄了介電層并增加了多層內電極的數量，因此會產生電介質擊穿電壓降低的缺陷。

由于電容器的總體尺寸恒定，因此當多層內電極的數量增加時，該多層內電極相互之間的距離減小，并且電介質擊穿電壓降低，因此耐壓性惡化。此外，當為了提高耐壓性而增加介電層厚度時，內電極的數量會減少，從而可能難以實現高電容。

發明內容

本發明的一個方面提供一種高壓、高電容的多層陶瓷電子元件，該多層陶瓷電子元件具有提高的可靠性。

根據本發明的一個方面，提供一種多層陶瓷電子元件，該多層陶瓷電子元件包括：陶瓷主體；第一層，該第一層包括導電圖案(conductive?pattern)，該導電圖案相互間隔有間隙；和第二層，該第二層相對于所述第一層布置為使得陶瓷層位于所述第一層和所述第二層之間，并且該第二層包括浮動圖案(floating?pattern)，該浮動圖案具有與所述導電圖案重疊的至少一個重疊部，其中，所述第一層和所述第二層的總數為100層或更多，所述陶瓷主體具有第一外電極和第二外電極，該第一外電極和第二外電極形成在所述陶瓷主體的外表面上，在沿所述第一外電極和第二外電極連接于所述陶瓷主體并從該陶瓷主體延伸的長度方向以及所述第一層和所述第二層的堆疊方向截取的截面中，所述浮動圖案的長度與所述陶瓷主體的長度之比為0.7至0.9，并且所述重疊部的長度與所述浮動圖案的長度之比為0.5至0.95。

當沿所述第一層和所述第二層的堆疊方向觀察時，所述浮動圖案的面積與由所述導電圖案和所述浮動圖案形成的區域的面積之比為0.7至0.9，并且所述重疊部的面積與所述浮動圖案的面積之比為0.5至0.95。

所述導電圖案可以包括與所述第一外電極相連的第一導電圖案和與所述第二外電極相連的第二導電圖案。

所述第一層還可以包括設置在所述第一導電圖案和所述第二導電圖案之間的至少一個第一浮動圖案，并且所述浮動圖案可以包括多個第二浮動圖案，該多個第二浮動圖案具有與所述第一浮動圖案重疊的部分。所述浮動圖案的長度可以是所述多個第二浮動圖案的長度之和，所述重疊部的長度可以是所述第二浮動圖案與所述導電圖案相重疊的重疊部的長度之和。

當沿所述第一層和第二層的堆疊方向觀察時，所述第二浮動圖案的面積之和與由所述導電圖案和所述浮動圖案形成的區域的面積之比可以為0.7至0.9，并且所述第二浮動圖案的重疊部的面積之和與所述第二浮動圖案的面積之和之比可以為0.5至0.95。

所述浮動圖案可以與所述第一層的彼此間隔有所述間隙的相鄰兩個導電圖案中的每個重疊。

當沿所述第一層和第二層的堆疊方向觀察時，所述導電圖案和所述浮動圖案可以為矩形。

所述導電圖案的寬度可以與所述浮動圖案的寬度相同。

所述陶瓷層的厚度可以為10μm或更大。

所述截面可以經過所述陶瓷主體的中心部分。

根據本發明的另一個方面，提供一種多層陶瓷電子元件，該多層陶瓷電子元件包括：陶瓷主體；第一層，該第一層包括導電圖案，該導電圖案互相間隔有間隙；和第二層，該第二層相對于所述第一層布置為使得陶瓷層設置在所述第一層和所述第二層之間，并且該第二層包括浮動圖案，該浮動圖案具有與所述導電圖案重疊的重疊部，其中，所述第一層和所述第二層的總數為100層或更多，在沿所述第一層和所述第二層的堆疊方向觀察時，所述浮動圖案的面積與由所述導電圖案和所述浮動圖案形成的區域的面積之比為0.7至0.9，并且所述重疊部的面積與所述浮動圖案的面積之比為0.5至0.95。

所述導電圖案可以包括與所述第一外電極相連的第一導電圖案和與所述第二外電極相連的第二導電圖案。