[發明專利]接口裝置和布線基板

有效

• 申請號: 201210111410.4
• 申請日: 2012-04-16
• 公開（公告）號: CN102737002A
• 公開（公告）日: 2012-10-17
• 發明（設計）人: 中島朋紀;城野雅之
• 申請（專利權）人: 夏普株式會社
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 呂曉章

技術領域

本發明涉及接口裝置和布線基板，更詳細地說，涉及可進行高速串行傳輸的PCI-Express或USB3.0等的接口裝置和安裝了該裝置的布線基板。

背景技術

近年來，在以個人計算機(PC)為首的信息處理裝置的領域中，利用了PCI-Express(快速外圍組件互連，以下稱為PCI-e)或USB(通用串行總線)3.0等的高速串行傳輸方式的接口裝置成為產品化。該PCI-e采用串行傳輸方式而沒有采用以往的并行傳輸方式，將PCI-e的一條串行通信線稱為通道(lane)，根據需要而使用多個通道而實現高速化。在PCI-eGen2中，實現最大5Gbps的數據傳輸速度。

此外，USB3.0是基于上述的PCI-eGen2的技術而開發的，相對于前一版本的USB2.0的最大480Mbps，實現最大5Gbps的數據傳輸速度，實現了大幅的高速化。在USB2.0中，在上行和下行的雙方向上切換使用一條差動傳輸路徑，但在USB3.0中，上行和下行分別使用專用的差動傳輸路徑，能夠同時進行雙向的通信。這個技術在PCI-e等的高速串行通信中是一般的方法。

USB3.0和PCI-e采用若干個同等的技術，例如，作為為了高速化的技術而采用LVDS(低電壓差分信號)或CRU(時鐘恢復單元)等的技術。LVDS是使用兩條傳輸路徑的差動信號傳輸方式，且是將并行信號變換為低電壓差動的串行信號而傳輸的方式。在USB3.0中，與PCI-e同等地，規定為差動信號的振幅最低0.8V、最高1.2V。此外，關于CRU，在USB3.0中，與PCI-e同等地，采用時鐘被嵌入數據信號中的嵌入時鐘方式。都在標準上決定了這些技術。

上述的USB作為用于連接PC與周邊設備的通用接口而被普及，但目前的大多數PC都標準配備了USB2.0，認為USB3.0也會今后逐漸普及。此外，也有除了該USB以外還標準配備了PCI-e的PC，例如在日本特開2009-9564號公報中，記載了將PCI-e用的連接器和USB2.0用的連接器共用化的技術。由此，通過不同標準的PCI-e和USB2.0共用一個連接器，從而能夠選擇性地連接對應于PCI-e的外部設備或者對應于USB2.0的外部設備。

這里，由于高速地進行數據傳輸，在上述的PCI-e和USB3.0中，數據信號容易受到噪聲的影響，且對基板的布線也設定了嚴格的制約。因此，在想要將這兩個接口安裝到PC等的信息處理裝置的情況下，需要對PCI-e、USB3.0進行分別設置一個系統共計兩個系統的布線，且兩個系統都要受到布線上的制約，所以存在基板面積增大的問題。

這個制約之一是特性阻抗(也稱為差動阻抗)，在標準上，PCI-e的差動阻抗包括制造上的誤差而被規定為100Ω±10％。USB3.0的差動阻抗也被規定為與此同等的90Ω±7Ω。此外，在上述制約中，也包括動作電壓等的電特性，但在PCI-e和USB3.0中規定了同等的電特性。

在安裝PCI-e和USB3.0的情況下，需要決定基板布線中的層結構、圖案寬度、圖案間隔等，使得滿足特性阻抗的條件。這是因為，若特性阻抗同等，則能夠將基板布線設為同等。即，若滿足特性阻抗的條件，則能夠共用PCI-e的布線和USB3.0的布線，由此，認為能夠減小基板面積。

此外，在假設在產品上搭載PCI-e和USB3.0中的一個的情況下，若一旦進行PCI-e的布線，則當然不能使用USB3.0。因此，之后產生設計變更，變更為USB3.0的情況下，重新進行布線。針對這樣的情況，也認為若共用PCI-e的布線和USB3.0的布線而能夠選擇其中一個接口，則能夠靈活地應對之后的設計變更。

但是，在目前的以往技術中，還沒有提出共用PCI-e的布線和USB3.0的布線的技術思想，所以還不能解決上述的問題。此外，在上述的日本特開2009-9564號公報中記載的技術只不過是將PCI-e的連接器和USB2.0的連接器共用化，并沒有提及PCI-e的布線和USB3.0的布線的共用化。

發明內容

本發明的目的在于，提供一種在安裝PCI-e或USB3.0等的標準不同的2個串行通信接口時，能夠對設計變更等進行靈活的應對且能夠減小基板面積的接口裝置以及安裝了該裝置的布線基板。