[發明專利]實時時鐘裝置的信號產生電路及相關的方法

有效

• 申請號: 201210110060.X
• 申請日: 2012-04-13
• 公開（公告）號: CN103378824A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 蘇文鴻;林礽權
• 申請（專利權）人: 世芯電子股份有限公司
• 主分類號: H03K3/012
• 分類號: H03K3/012
• 代理公司: 北京國昊天誠知識產權代理有限公司 11315
• 代理人: 許志勇

技術領域

本發明涉及一種實時時鐘裝置，尤其是涉及一種實時時鐘裝置的信號產生電路。

背景技術

實時時鐘裝置(real?time?clock)可以輸出代表現在時間的信號(以下稱為實際時間)，并且具有低耗電量等優點，因而廣泛地應用于計算機、數字相機及行動電話等電子設備中。

實時時鐘裝置需要依據信號產生電路提供各種所需的信號，以便能正確地計算實際時間。例如，信號產生電路可以產生32.768KHz的振蕩信號(即每秒振蕩215次)作為時脈信號，以輸出至信號處理電路計算實際時間。信號產生電路還可以產生供電重置信號(power?on?reset，POR)，以便能夠在電力供給正常的一段時間后，重置實時時鐘裝置的其它電路，而使實時時鐘裝置進行開始進行正常運作。

在節約能源及環保等訴求下，許多電子設備都需要被設計為消耗更低的電力，用以持續地計算實際時間的實時時鐘裝置也不例外。因此，必須降低實時時鐘裝置的電壓或電流以降低電力消耗。然而，信號產生電路以較低的電壓或電流運作時，常會有啟動時間過長或者因為噪聲而造成運作不穩定，因而會輸出錯誤的時脈信號的情形，使實時時鐘裝置無法輸出正確的時間，甚至無法正常運作。

此外，當信號產生電路以較低的電壓或電流運作時，很容易因為噪聲造成運作不穩定而需要多次重新啟動，一般僅使用簡單的電阻電容電路(RC?circuit)產生供電重置信號的實施方式，將無法于適當的時間產生供電重置信號，而無法適時地重置實時時鐘裝置的其它電路，因而造成實時時鐘裝置無法正常運作。

發明內容

有鑒于此，如何降低實時時鐘裝置的信號產生電路所消耗的電力，并且能使實時時鐘裝置正常的運作而提供所需的時間信號輸出，實為業界有待解決的問題。

本說明書提供了一種實時時鐘裝置的信號產生電路的實施例，其包含：一振蕩電路，用以產生一振蕩信號；一電壓偵測電路，用以偵測該信號產生電路所耦接的一電壓；以及一控制電路，耦接于該電壓偵測電路及該計數電路，當該電壓偵測電路所偵測的該電壓位于一預設的電壓范圍內，該控制電路會于一第一時間設置該振蕩電路以一第一電流產生該振蕩信號，于一第二時間設置該振蕩電路以一第二電流產生該振蕩信號，并于一第三時間依據該振蕩信號而產生一時脈信號；其中該第一時間早于該第二時間，該第二時間早于該第三時間，并且該第一電流大于該第二電流。

本說明書另提供了一種實時時鐘裝置的信號產生方法的實施例，其包含：偵測一實時時鐘裝置所耦接的電壓信號是否位于一預設的電壓范圍；于一第一時間設置一振蕩電路以一第一電流產生一振蕩信號；于一第二時間設置該振蕩電路以一第二電流產生該振蕩信號，并且該第二電流小于該第一電流；以及于一第三時間依據該振蕩信號而產生一時脈信號；其中該第一時間早于該第二時間，該第二時間早于該第三時間。

上述實施例的優點之一是能夠使實時時鐘裝置的信號產生電路降低其所消耗的電力，而達到環保及節約能源的效果。上述實施例的另一優點是這些低功率消耗的信號產生電路具有更強的抗噪聲能力，使實時時鐘裝置能夠正常的運作，而提供所需的時間信號。本發明的其它優點將藉由以下的說明和附圖進行更詳細的解說。

附圖說明

圖1為本發明一實施例的實時時鐘裝置簡化后的功能方塊圖。

圖2為圖1的振蕩電路的一實施例簡化后的功能方塊圖。

圖3為圖1的計數電路的一實施例簡化后的功能方塊圖。

圖4為圖1的實時時鐘裝置運作時的一實施例簡化后的流程圖。

圖5和圖6為實時時鐘裝置運作時所產生的信號的實施例簡化后的時序圖。

具體實施方式

以下將配合相關圖式來說明本發明的實施例，在這些圖式中，相同的標號表示相同或類似的元件、流程或步驟。

圖1為本發明一實施例的實時時鐘裝置100簡化后的功能方塊圖，為了便于說明，圖1中省略了其它的元件和連接關系。實時時鐘裝置100包含有信號產生電路110和信號處理電路190，并且實時時鐘裝置100耦接于電壓VDD。信號產生電路110包含有振蕩電路120、電壓偵測電路140、計數電路160、及控制電路180。信號產生電路110用以產生時脈信號XC和重置信號POR_O，并且輸出至信號處理電路190，使信號處理電路190可以計算實際時間。