[發明專利]一種寬帶環形振蕩器

有效

• 申請號: 201210106176.6
• 申請日: 2012-04-12
• 公開（公告）號: CN102723912A
• 公開（公告）日: 2012-10-10
• 發明（設計）人: 周明珠;孫玲玲
• 申請（專利權）人: 杭州電子科技大學
• 主分類號: H03B5/04
• 分類號: H03B5/04;H03K3/011
• 代理公司: 杭州求是專利事務所有限公司 33200
• 代理人: 杜軍

1.?一種寬帶環形振蕩器，包括一個電壓偏置單元、一個緩沖單元和四個延遲單元，其特征在于：

電壓偏置單元(B1)的輸入端(Vctrl)接外部輸入信號，四個延遲單元的PMOS電壓偏置端(Vp)接電壓偏置單元(B1)的PMOS電壓偏置端(Vp)，四個延遲單元的NMOS電壓偏置端(Vn)和緩沖單元(B2)的電壓偏置端(Vn)接電壓偏置單元(B1)的NMOS電壓偏置端(Vn)；第一延遲單元(T1)的同相輸出端(op)接第二延遲單元(T2)的同相輸入端(ip)，第二延遲單元(T2)的同相輸出端(op)接第三延遲單元(T3)的同相輸入端(ip)，第三延遲單元(T3)的同相輸出端(op)接第四延遲單元(T4)的同相輸入端(ip)，第四延遲單元(T4)的同相輸出端(op)接第一延遲單元(T1)的反相輸入端(in)和緩沖單元(B2)的同相輸入端(ip)；第一延遲單元(T1)的反相輸出端(on)接第二延遲單元(T2)的反相輸入端(in)，第二延遲單元(T2)的反相輸出端(on)接第三延遲單元(T3)的反相輸入端(in)，第三延遲單元(T3)的反相輸出端(on)接第四延遲單元(T4)的反相輸入端(in)，第四延遲單元(T4)的反相輸出端(on)接第一延遲單元(T1)的同相輸入端(ip)和緩沖單元(B2)的反相輸入端(in)；緩沖單元(B2)的同相輸出端(op)作為振蕩器的同相時鐘輸出引腳(CLKp)，緩沖單元(B2)的反相輸出端(on)作為振蕩器的反相時鐘輸出引腳(CLKn)；

電壓偏置單元包括四個PMOS管、四個NMOS管和一個運算放大器，四個PMOS管的源極以及第一NMOS管(MN1)的柵極、第二NMOS管(MN2)的柵極接電源VDD；第一PMOS管(MP1)的漏極和柵極、第二PMOS管(MP2)的漏極、第一NMOS管(MN1)的漏極與運算放大器的同相輸入端(ip)連接；第二PMOS管(MP2)的柵極與運算放大器的反相輸入端(in)連接，作為電壓偏置單元的輸入端(Vctrl)；第三PMOS管(MP3)的漏極和柵極、第四PMOS管(MP4)的漏極和柵極與第二NMOS管(MN2)的漏極連接，作為電壓偏置單元的PMOS電壓偏置端(Vp)；第三NMOS管(MN3)的柵極和第四NMOS管(MN4)的柵極與運算放大器的輸出端(out)連接，作為電壓偏置單元的NMOS電壓偏置端(Vn)；第一NMOS管(MN1)的源極與第三NMOS管(MN3)的漏極連接，第二NMOS管(MN2)的源極與第四NMOS管(MN4)的漏極連接，第三NMOS管(MN3)的源極和第四NMOS管(MN4)的源極接地；

所述的運算放大器包括六個PMOS管和六個NMOS管，第五PMOS管(MP5)的源極、第六PMOS管(MP6)的源極、第七PMOS管(MP7)的源極、第七NMOS管(MN7)的柵極接電源VDD，第五NMOS管(MN5)的源極、第六NMOS管(MN6)的源極、第八NMOS管(MN8)的源極、第九NMOS管(MN9)的源極、第十NMOS管(MN10)的源極接地；第五PMOS管(MP5)的漏極接第八PMOS管(MP8)的源極，第五PMOS管(MP5)的柵極和第八PMOS管(MP8)的柵極與第九NMOS管(MN9)的柵極連接，第八PMOS管(MP8)的漏極與第八NMOS管(MN8)的柵極、第十NMOS管(MN10)的柵極和漏極連接；第七NMOS管(MN7)的漏極與第七PMOS管(MP7)的柵極、第六PMOS管(MP6)的柵極和漏極連接，第七NMOS管(MN7)的源極與第八NMOS管(MN8)的漏極和第九NMOS管(MN9)的漏極連接；第七PMOS管(MP7)的漏極與第九PMOS管(MP9)的源極和第十PMOS管(MP10)的源極連接，第九PMOS管(MP9)的漏極與第六NMOS管(MN6)的柵極、第五NMOS管(MN5)的柵極和漏極連接，第九PMOS管(MP9)的柵極作為運算放大器的同相輸入端(ip)，第十PMOS管(MP10)的柵極作為運算放大器的反相輸入端(in)，第十PMOS管(MP10)的漏極與第六NMOS管(MN6)的漏極連接，作為運算放大器的輸出端(out)；

四個延遲單元結構相同，每個延遲單元包括四個PMOS管和三個NMOS管，四個PMOS管的源極接電源VDD；第十二PMOS管(MP12)的柵極和第十三PMOS管(MP13)的柵極連接，作為該延遲單元的PMOS電壓偏置端(Vp)；第十一PMOS管(MP11)的漏極和第十二PMOS管(MP12)的漏極接第十一PMOS管(MP11)的柵極和第十一NMOS管(MN11)的漏極，作為該延遲單元的反相輸出端(on)；第十四PMOS管(MP14)的漏極和第十三PMOS管(MP13)的漏極接第十四PMOS管(MP14)的柵極和第十二NMOS管(MN12)的漏極，作為該延遲單元的同相輸出端(op)；第十一NMOS管(MN11)的源極和第十二NMOS管(MN12)的源極與第十三NMOS管(MN13)的漏極連接，第十三NMOS管(MN13)的源極接地；第十一NMOS管(MN11)的柵極作為該延遲單元的同相輸入端(ip)，第十二NMOS管(MN12)的柵極作為該延遲單元的反相輸入端(in)，第十三NMOS管(MN13)的柵極作為該延遲單元的NMOS電壓偏置端(Vn)；

緩沖單元包括兩個電阻和三個NMOS管，第一電阻(R1)的一端和第二電阻(R2)的一端接電源VDD；第一電阻(R1)的另一端與第十四NMOS管(MN14)的漏極連接，作為緩沖單元的反相輸出端(on)；第二電阻(R2)的另一端與第十五NMOS管(MN15)的漏極連接，作為緩沖單元的同相輸出端(op)；第十四NMOS管(MN14)的源極和第十五NMOS管(MN15)的源極與第十六NMOS管(MN16)的漏極連接，第十四NMOS管(MN14)的柵極作為緩沖單元的同相輸入端(ip)，第十五NMOS管(MN15)的柵極作為緩沖單元的反相輸入端(in)；第十六NMOS管(MN16)的源極接地，第十六NMOS管(MN16)的柵極作為緩沖單元的電壓偏置端(Vn)。