[發(fā)明專利]基于PCI總線單路接收解調(diào)器性能測試系統(tǒng)

無效

• 申請?zhí)枺?/td>: 201210104547.7
• 申請日: 2012-04-11
• 公開（公告）號: CN102662812A
• 公開（公告）日: 2012-09-12
• 發(fā)明（設(shè)計）人: 吳偉林;稅成俠;肖躍先;姜維;宋慧
• 申請（專利權(quán)）人: 成都林海電子有限責任公司
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 四川力久律師事務(wù)所 51221
• 代理人: 林輝輪;王蕓

1.基于PCI總線單路接收解調(diào)器性能測試系統(tǒng)，其特征在于，該系統(tǒng)包括接收信號輸入輸出電路，所述接收信號輸入輸出電路連接設(shè)置有FPGA的測試接口信號邏輯電路，所述測試接口信號邏輯電路連接PCI協(xié)議接口電路，所述PCI協(xié)議接口電路連接設(shè)置有PCI插槽的計算機，所述PCI協(xié)議接口電路還連接有PCI接口配置電路，所述PCI接口配置電路對PCI協(xié)議接口電路的PCI配置寄存器和本地配置寄存器進行配置，所述PCI協(xié)議接口電路為測試接口信號邏輯電路提供高性能的PCI總線接口，所述測試接口信號邏輯電路通過PCI總線接口與計算機進行通信，所述測試接口信號邏輯電路還與FPGA邏輯信息靜態(tài)存儲電路連接；

利用該基于PCI總線單路接收解調(diào)器的性能測試系統(tǒng)進行性能測試，

首先在將解調(diào)電路的邏輯信息寫入計算機中，進行仿真，驗證邏輯關(guān)系是否正確，能夠通過編譯則該邏輯信息，反之該邏輯信息不正確；

將仿真正確后的邏輯信息進行綜合后仿真，輸入時鐘信號，觀察仿真結(jié)果；仿真結(jié)果正確后進行布局布線，并驗證布局布線是否正確，輸入時鐘信號，觀察仿真結(jié)果；

若仿真結(jié)果正確，將布局布線后生成的文件通過加載至測試接口信號邏輯電路的FPGA中，通過接收信號輸入輸出電路輸入信號至FPGA解調(diào)，利用仿真軟件測量輸入輸出電路的數(shù)字信號的交換，觀察解調(diào)后輸出信號與仿真結(jié)果是否一致，驗證實際工作時邏輯信息是否正確；若正確，則將邏輯時序信息從FPGA中加載至FPGA邏輯信息靜態(tài)存儲電路存儲。