[發(fā)明專利]火災報警控制器總線設備地址沖突檢測結構

有效

• 申請?zhí)枺?/td>: 201210102589.7
• 申請日: 2012-04-10
• 公開（公告）號: CN102622846A
• 公開（公告）日: 2012-08-01
• 發(fā)明（設計）人: 夏順飛;朱超;郭金國;付宏博
• 申請（專利權）人: 無錫藍天電子有限公司
• 主分類號: G08B17/00
• 分類號: G08B17/00
• 代理公司: 無錫盛陽專利商標事務所(普通合伙) 32227
• 代理人: 顧吉云

技術領域

????本發(fā)明涉及火災報警控制器的技術領域，具體為火災報警控制器總線設備地址沖突檢測結構。

背景技術

火災報警系統(tǒng)在工程調(diào)試和投入運行過程中，由于人為操作失誤和設備故障而出現(xiàn)的總線設備地址沖突不可避免，現(xiàn)有火災報警控制器總線技術不能檢測出總線設備地址沖突，這種情況一旦發(fā)生，可能會導致實際警情出現(xiàn)時的定位錯誤，對群眾生命財產(chǎn)安全是一個隱患。

發(fā)明內(nèi)容

針對上述問題，本發(fā)明提供了火災報警控制器總線設備地址沖突檢測結構，其在火災報警系統(tǒng)總線設備地址存在沖突時能產(chǎn)生故障輸出信號，使值班人員能及時發(fā)現(xiàn)和解決總線設備地址沖突問題。

火災報警控制器總線設備地址沖突檢測結構，其技術方案是這樣的：其包括收發(fā)碼電路、檢測比較電路、CPU處理單元電路、報警輸出電路，報警總線連接所述收發(fā)碼電路，所述CPU處理單元電路連接所述收發(fā)碼電路的發(fā)碼端，所述收發(fā)碼電路連接所述檢測比較電路，所述檢測比較電路連接所述CPU處理單元電路，所述CPU處理單元電路連接所述報警輸出電路，所述報警總線的正常工作的回碼電路為定值I₁，所述報警總線的地址沖突時的回碼電流為I₂，且I₂﹥I₁，其特征在于：所述收發(fā)碼電路的取樣電阻R的輸出端分別連接檢測比較電路的兩個電壓比較器U1A、U1B的正輸入，比較電壓Ua連接其中一個所述電壓比較器U1A的負輸入，比較電壓Ub連接另一個所述電壓比較器U1B的負輸入，所述電壓比較器U1A、U1B的輸出端連接所述CPU處理單元電路的I/O輸入端，其中I₂R?>Ua>I₁R>Ub。

其進一步特征在于：

兩個連接電阻R3、R4的一端分別連接其中一個所述電壓比較器U1A的負輸入，另外兩個連接電阻R5、R6的一端分別連接另一個所述電壓比較器U1B的負輸入，所述連接電阻R3的另一端連接供電電壓VCC，所述電阻R4的另一端接地，所述電阻R5的另一端連接24V的電壓，所述電阻R6的另一端接地。

采用本發(fā)明的結構后，檢測比較電路通過電壓比較器U1A、U1B設置2個比較電壓Ua和Ub，比較電壓Ua通過R3、R4分壓確定，比較電壓Ub通過R5、R6分壓確定。正常情況下，火災報警控制器巡檢總線設備時，總線設備的回碼電流為I₁，收發(fā)碼電路的取樣電阻R產(chǎn)生采樣電壓為U1，U1=?I₁R；當總線設備地址重復產(chǎn)生地址沖突時，總線設備的回碼電流為I₂，收發(fā)碼電路的取樣電阻R產(chǎn)生采樣電壓為，U2=?I₂R。由于地址沖突時兩個或多個總線設備會同時產(chǎn)生回碼電流，所以I₂﹥I₁，U2也就大于U1。設置比較器電壓Ua，Ub，使U2>Ua>U1>Ub。這樣，正常情況下，比較器U1A輸出低電平，U1B輸出高電平；當?shù)刂窙_突時，比較器U1A、U1B都輸出高電平，CPU處理單元電路讀取檢測比較電路比較器U1A、U1B輸出電平，判斷總線設備地址是否存在沖突，當檢測出總線設備地址沖突時，CPU處理單元電路控制報警輸出電路輸出相應指示信息，其在火災報警系統(tǒng)總線設備地址存在沖突時能產(chǎn)生故障輸出信號，使值班人員能及時發(fā)現(xiàn)和解決總線設備地址沖突問題。

附圖說明

圖1為本發(fā)明的結構示意框圖；

圖2為本發(fā)明的收發(fā)碼電路和檢測比較電路連接結構示意圖。

具體實施方式

見圖1、圖2，其包括收發(fā)碼電路、檢測比較電路、CPU處理單元電路、報警輸出電路，報警總線連接收發(fā)碼電路，收發(fā)碼電路連接檢測比較電路，檢測比較電路連接CPU處理單元電路，CPU處理單元電路連接報警輸出電路，報警總線的正常工作的回碼電路為定值I₁，報警總線的地址沖突時的回碼電流尾I₂，且I₂﹥I₁，收發(fā)碼電路的取樣電阻R的輸出端分別連接檢測比較電路的兩個電壓比較器U1A、U1B的正輸入，比較電壓Ua連接其中一個電壓比較器U1A的負輸入，比較電壓Ub連接另一個電壓比較器U1B的負輸入，電壓比較器U1A、U1B的輸出端連接CPU處理單元電路的I/O輸入端，其中I₂R?>Ua>I₁R>Ub。

兩個連接電阻R3、R4的一端分別連接其中一個電壓比較器U1A的負輸入，另外兩個連接電阻R5、R6的一端分別連接另一個電壓比較器U1B的負輸入，連接電阻R3的另一端連接供電電壓VCC，電阻R4的另一端接地，電阻R5的另一端連接24V的電壓，電阻R6的另一端接地。