[發(fā)明專利]采用注入的自對準(zhǔn)圖案化有效
| 申請?zhí)枺?/td> | 201210102555.8 | 申請日: | 2012-04-09 |
| 公開(公告)號: | CN103187263A | 公開(公告)日: | 2013-07-03 |
| 發(fā)明(設(shè)計(jì))人: | 解子顏 | 申請(專利權(quán))人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/31 | 分類號: | H01L21/31;H01L21/3105;H01L21/265 |
| 代理公司: | 北京德恒律師事務(wù)所 11306 | 代理人: | 陸鑫;房嶺梅 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 采用 注入 對準(zhǔn) 圖案 | ||
1.一種制造多個部件的方法,所述方法包括:
在硅層上方形成介電層;
蝕刻所述介電層和所述硅層,以在所述介電層和所述硅層中形成多個第一孔徑,其中,將所述多個第一孔徑的鄰近孔徑分開第一間距;
在所述介電層中蝕刻多個第二孔徑,所述多個第二孔徑中的每個孔徑都具有比所述多個第一孔徑中的相應(yīng)孔徑更大的寬度并且以所述多個第一孔徑中的相應(yīng)孔徑為中心;
將多個摻雜劑注入到通過所述介電層中的所述多個第二孔徑對準(zhǔn)的所述硅層中,其中,將所述硅層的摻雜部分分開小于所述第一間距的第二間距;以及
去除所述硅層的未摻雜部分。
2.根據(jù)權(quán)利要求1所述的方法,進(jìn)一步包括:
在所述介電層上方提供經(jīng)圖案化的光刻膠,所述經(jīng)圖案化的光刻膠具有分開所述第一間距的多個孔徑;
通過所述經(jīng)圖案化的光刻膠的所述多個孔徑蝕刻所述介電層和所述硅層,從而在所述介電層和所述硅層中形成所述多個第一孔徑;以及
去除所述經(jīng)圖案化的光刻膠。
3.根據(jù)權(quán)利要求1所述的方法,進(jìn)一步包括,在所述硅層下方提供氮化物層。
4.根據(jù)權(quán)利要求1所述的方法,進(jìn)一步包括:
在所述介電層中蝕刻多個第三孔徑,所述多個第三孔徑中的每個孔徑都具有比所述多個第二孔徑中的相應(yīng)孔徑更大的寬度,并且以所述多個第二孔徑中的相應(yīng)孔徑為中心;
通過所述介電層中的所述多個第三孔徑在所述硅層上方提供圖膜;
去除所述介電層以通過所述圖膜暴露出部分所述硅層;以及
通過所述圖膜注入暴露的所述硅層。
5.根據(jù)權(quán)利要求4所述的方法,進(jìn)一步包括:
通過灰化去除所述圖膜;以及
通過TMAH去除所述硅層的未摻雜部分,從而提供分開所述第二間距的所述硅層的摻雜部分。
6.一種制造多個部件的方法,所述方法包括:
在硅層上方提供介電層;
蝕刻所述介電層和所述硅層,以在所述介電層和所述硅層中形成多個第一孔徑,其中,將所述多個第一孔徑中的鄰近孔徑分開第一間距;
在所述介電層中蝕刻多個第二孔徑,所述多個第二孔徑中的每個孔徑都具有比所述多個第一孔徑中的相應(yīng)孔徑更大的寬度,并且以所述多個第一孔徑中的相應(yīng)孔徑為中心;
將第一多個摻雜劑注入到通過所述介電層中的所述多個第二孔徑對準(zhǔn)的所述硅層中;
在所述介電層中蝕刻多個第三孔徑,所述多個第三孔徑中的每個孔徑都具有比所述多個第二孔徑中的相應(yīng)孔徑更大的寬度,并且以所述多個第二孔徑中的相應(yīng)孔徑為中心;
通過所述介電層中的所述多個第三孔徑在所述硅層上方提供圖膜;
去除所述介電層以通過所述圖膜暴露出部分所述硅層;
通過所述圖膜將第二多個摻雜劑注入到暴露的所述硅層中,其中,將所述硅層的摻雜部分分開小于所述第一間距的第二間距;以及
去除所述硅層的未摻雜部分。
7.根據(jù)權(quán)利要求6所述的方法,進(jìn)一步包括:
在所述介電層上方提供經(jīng)圖案化的光刻膠,所述經(jīng)圖案化的光刻膠具有分開所述第一間距的多個孔徑;
通過所述經(jīng)圖案化的光刻膠的所述多個孔徑蝕刻所述介電層和所述硅層,從而在所述介電層和所述硅層中形成所述多個第一孔徑;以及
去除所述經(jīng)圖案化的光刻膠。
8.根據(jù)權(quán)利要求6所述的方法,進(jìn)一步包括,在所述硅層下方提供氮化物層。
9.根據(jù)權(quán)利要求6所述的方法,進(jìn)一步包括:
通過灰化去除所述圖膜;以及
通過TMAH去除所述硅層的未摻雜部分,從而提供分開所述第二間距的所述硅層的摻雜部分。
10.一種制造多個部件的方法,所述方法包括:
在硅層上方提供介電層;
蝕刻所述介電層和所述硅層,以在所述介電層和所述硅層中形成多個第一孔徑,其中,將所述多個第一孔徑中的鄰近孔徑分開第一間距;
在所述介電層中蝕刻多個第二孔徑,所述多個第二孔徑中的每個孔徑都具有比所述多個第一孔徑中的相應(yīng)孔徑更大的寬度,并且以所述多個第一孔徑中的相應(yīng)孔徑為中心;
將第一多個摻雜劑注入到通過所述介電層中的所述多個第二孔徑對準(zhǔn)的所述硅層中;
在所述介電層中蝕刻多個第三孔徑,所述多個第三孔徑中的每個孔徑都具有比所述多個第二孔徑中的相應(yīng)孔徑更大的寬度,并且以所述多個第二孔徑中的相應(yīng)孔徑為中心;
通過所述介電層中的所述多個第三孔徑在所述硅層上方提供圖膜;
去除所述介電層以通過所述圖膜暴露出部分所述硅層;
通過所述圖膜將第二多個摻雜劑注入到暴露的所述硅層中,其中,將所述硅層的摻雜部分分開第二間距,所述第二間距是所述第一間距的三分之一;
去除所述圖膜;以及
去除所述硅層的未摻雜部分。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺灣積體電路制造股份有限公司,未經(jīng)臺灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210102555.8/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 對準(zhǔn)標(biāo)記,對準(zhǔn)方法和對準(zhǔn)系統(tǒng)
- 對準(zhǔn)裝置及對準(zhǔn)方法
- 對準(zhǔn)裝置、用于這樣的對準(zhǔn)裝置的對準(zhǔn)元件和對準(zhǔn)方法
- 對準(zhǔn)標(biāo)記及其對準(zhǔn)方法
- 對準(zhǔn)裝置和對準(zhǔn)方法
- 對準(zhǔn)裝置及對準(zhǔn)方法
- 使用物理對準(zhǔn)標(biāo)記和虛擬對準(zhǔn)標(biāo)記進(jìn)行對準(zhǔn)
- 使用物理對準(zhǔn)標(biāo)記和虛擬對準(zhǔn)標(biāo)記進(jìn)行對準(zhǔn)
- 對準(zhǔn)裝置和對準(zhǔn)方法
- 對準(zhǔn)裝置及對準(zhǔn)方法





