[發明專利]于穿硅通孔的背面薄化工藝中防止銅污染的方法

無效

• 申請號: 201210102044.6
• 申請日: 2012-04-09
• 公開（公告）號: CN103367240A
• 公開（公告）日: 2013-10-23
• 發明（設計）人: 陳逸男;徐文吉;葉紹文;劉獻文
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

1.一種于穿硅通孔的背面薄化工藝中防止銅污染的方法，其特征在于包含：

提供一半導體基板，該半導體基板具有一正面與一背面，于該背面包括一硅層，由該半導體基板的該正面往該背面方向直通到該硅層中設置有至少一穿硅通孔，該至少一穿硅通孔包括一銅金屬層、一阻障層及一絕緣層，該阻障層包括一具有比該硅層高的研磨磨擦系數的材料，以做為一研磨停止層；

將該半導體基板以該正面與一載板結合；

于該半導體基板的該背面的該硅層進行研磨，直到該硅層于該第一穿硅通孔上留有一預定厚度、或是研磨超過預定厚度時就研磨到該研磨停止層為止；及

對上述研磨后的該半導體基板的該背面的該硅層進行蝕刻以再部分移除該硅層而露出一部分高度的該至少一穿硅通孔。

2.如權利要求1所述的于穿硅通孔的背面薄化工藝中防止銅污染的方法，其特征在于：

該阻障層包括鎢。

3.如權利要求1所述的于穿硅通孔的背面薄化工藝中防止銅污染的方法，其特征在于：

該半導體基板還包括一介電層，該介電層位于該半導體基板的該正面。

4.如權利要求1所述的于穿硅通孔的背面薄化工藝中防止銅污染的方法，其特征在于：

將該半導體基板以該正面與該載板結合是通過一黏著層以結合。

5.一種于穿硅通孔的背面薄化工藝中防止銅污染的方法，其特征在于包含：

提供一半導體基板，該半導體基板具有一正面與一背面，包括一硅層做為該背面，由該半導體基板的該正面往該背面方向直通到該硅層中設置有一第一穿硅通孔及一第二穿硅通孔，該第一穿硅通孔于該硅層中的深度比該第二穿硅通孔于該硅層中的深度深，該第一穿硅通孔包括一銅金屬層、一阻障層及一絕緣層，該阻障層包括一具有比該硅層高的研磨磨擦系數的材料，以做為一研磨停止層；

將該半導體基板以該正面與一載板結合；

于該半導體基板的該背面進行研磨直到研磨到該研磨停止層為止；及

對上述研磨后的該半導體基板的該背面的該硅層進行蝕刻以再部分移除該硅層而露出一部分高度的該第一穿硅通孔及一部分高度的該第二穿硅通孔。

6.如權利要求5所述的于穿硅通孔的背面薄化工藝中防止銅污染的方法，其特征在于：

該阻障層包括鎢。

7.如權利要求5所述的于穿硅通孔的背面薄化工藝中防止銅污染的方法，其特征在于：

該半導體基板還包括一介電層，該介電層位于該半導體基板的該正面。

8.如權利要求5所述的于穿硅通孔的背面薄化工藝中防止銅污染的方法，其特征在于：

將該半導體基板以該正面與該載板結合是通過一黏著層以結合。

9.一種于穿硅通孔的背面薄化工藝中防止銅污染的方法，其特征在于包含：

提供一半導體基板，該半導體基板具有一正面與一背面，包括一硅層做為該背面，由該半導體基板的該正面往該背面方向直通到該硅層中設置有一第一穿硅通孔及一第二穿硅通孔，該第一穿硅通孔于該硅層中的深度比該第二穿硅通孔于該硅層中的深度深，該第一穿硅通孔及該第二穿硅通孔各自包括一銅金屬層、一阻障層及一絕緣層；

將該半導體基板以該正面與一載板結合；

于該半導體基板的該背面的該硅層進行研磨，直到該硅層于該第一穿硅通孔上留有一預定厚度；及

對上述研磨后的該硅基板的該背面的該硅層進行蝕刻以再部分移除該硅層而露出一部分高度的該第一穿硅通孔及一部分高度的該第二穿硅通孔。

10.如權利要求9所述的于穿硅通孔的背面薄化工藝中防止銅污染的方法，其特征在于：

將該半導體基板以該正面與該載板結合是通過一黏著層以結合。