[發明專利]半導體結構的形成方法

有效

• 申請號: 201210101492.4
• 申請日: 2012-04-09
• 公開（公告）號: CN103367237A
• 公開（公告）日: 2013-10-23
• 發明（設計）人: 鮑宇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制作領域，特別涉及一種半導體結構的形成方法。

背景技術

當半導體工業將工藝技術演進至90nm以下，相鄰的金屬互連結構之間的距離變得越來越小，其間產生的電容越來越大，該電容也稱寄生電容，該電容不僅影響芯片的運行速度，也對芯片上的器件的可靠性有嚴重影響。為了減輕這種問題，半導體工藝以低介電材料取代例如氧化硅等較高介電常數的層間介質層及金屬間介電層，以降低相鄰的金屬互連結構之間的電容。當工藝技術演進至32-45nm時，電容的問題變得更加嚴重，業內希望進一步降低層間介質層及金屬間介電層的介電常數。

理想情況下，該介電常數可以降低至1.0，這為真空的介電常數，空氣的介電常數為1.001，幾乎接近真空的介電常數。因此，業內出現了在金屬互連結構之間形成空氣隙(air?gap)，以降低金屬互連結構之間的電容耦合。

現有的在半導體結構中形成空氣間隙的方法，包括：

參考圖1，提供基底100，在所述基底上形成介質層101，所述介質層101中形成有第一互連金屬結構103和與第一互連金屬結構103相鄰的第二互連金屬結構104。所述介質層101表面還形成有掩膜層107，所述掩膜層具有開口108，所述開口108暴露介質層101部分表面，所述開口108的寬度和位置與后續形成的空隙的寬度和位置相對應。

參考圖2，沿所述開口刻蝕去除所述第一金屬互連結構103和第二金屬互連結構104之間的介質層101，形成空隙105。

參考圖3，去除掩膜層；在介質層101、第一金屬互連結構103和第二金屬互連結構104表面形成覆蓋層106，所述覆蓋層106橫跨所述空隙105(圖2所示)，在第一金屬互連結構103和第二金屬互連結構104之間形成空氣隙109。

現有采用掩膜工藝形成空隙的方法易造成空隙的刻蝕偏差，使最終形成的空氣隙的位置出現偏差，影響互連結構的性能。

更多關于半導體結構中形成空氣隙的方法請參考公開號為US201I/0018091A1的美國專利。

發明內容

本發明解決的問題是提供一種具有采用自對準工藝在半導體結構中形成空氣隙的方法。

為解決上述問題，本發明實施例提供了一種半導體結構的形成方法，包括：

提供基底，在所述基底上形成層間介質層，所述層間介質層內形成有分立的第一金屬互連結構和第二金屬互連結構；

去除部分厚度的層間介質層，暴露出第一金屬互連結構和第二金屬互連結構的表面和側壁；

在第一金屬互連結構和第二金屬互連結構的表面和側壁以及層間介質層的表面形成第一低K介質層；

在第一金屬互連結構兩側的第一低K介質層上形成第一側墻，在第二金屬互連結構兩側的第一低K介質層上形成第二側墻；

形成覆蓋所述第一低K介質層、第一側墻和第二側墻表面的第三低K介質層；化學機械研磨所述第三低K介質層、第一低K介質層、第一側墻和第二側墻，以第一金屬互連結構和第二金屬互連結構的頂部表面為停止層；

去除所述第一側墻和第二側墻，形成第一空隙；

在第三低K介質層、第一低K介質層、第一金屬互連結構和第二金屬互連結構表面形成覆蓋層，所述覆蓋層橫跨所述第一空隙，形成第一空氣隙。

可選的，所述第一側墻和第二側墻的材料為二氧化硅。

可選的，去除第一側墻和第二側墻的工藝為濕法刻蝕或干法刻蝕。

可選的，所述濕法刻蝕的溶液為稀釋的氫氟酸。

可選的，所述干法刻蝕采用的氣體為CHF₃和He。

可選的，所述在第一金屬互連結構兩側的層間介質層上形成第一側墻，在第二金屬互連結構兩側的層間介質層上形成第二側墻步驟之后，還包括步驟，在第一低K介質層、第一側墻和第二側墻的表面形成第二低K介質層；在第一金屬互連結構兩側的第二低K介質層上形成第三側墻，在第二金屬互連結構兩側的第二低K介質層上形成第四側墻。

可選的，所述第三低K介質層覆蓋所述第二低K介質層310、第三側墻311和第四側墻312的表面。

可選的，化學機械研磨所述第三低K介質層、第三側墻、第四側墻、第二低K介質層、第一低K介質層、第一側墻和第二側墻，以第一金屬互連結構和第二金屬互連結構的頂部表面為停止層。

可選的，去除第三側墻和第四側墻，形成第二空隙。

可選的，所述覆蓋層橫跨所述第二空隙，形成第二空氣隙。

可選的，所述第二低K介質層的厚度小于或等于第一低K介質層的厚度。