[發明專利]MOS晶體管及其制造方法

有效

• 申請號: 201210101310.3
• 申請日: 2012-03-31
• 公開（公告）號: CN103367158A
• 公開（公告）日: 2013-10-23
• 發明（設計）人: 劉金華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L21/265
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術領域

本發明涉及集成電路制造工藝，特別涉及一種MOS晶體管及其制造方法。

背景技術

隨著集成電路集成度的提高，器件尺寸逐步按比例縮小，目前特征尺寸已達到32nm量級。金屬氧化物半導體場效應管(MOS晶體管)是最常見的半導體器件，是構成各種復雜電路的基本單元。MOS晶體管基本結構包括三個主要區域：源極(source)、漏極(drain)和柵極(gate)。其中，源極和漏極是通過高摻雜形成的，根據器件類型不同，可分為n型摻雜MOS晶體管(NMOS晶體管)和p型摻雜MOS晶體管(PMOS晶體管)。

請參考圖1a～1c，其為現有的MOS晶體管的制造方法的剖面示意圖，在此，介紹了一個典型PMOS晶體管的主要形成過程。具體的：

首先，如圖1a所示，在半導體襯底10上通過離子注入工藝形成N阱11；

接著，如圖1b所示，在N阱11上形成柵極12，所述柵極12包括柵極氧化層120及位于所述柵極氧化層120上的多晶硅層121；

最后，如圖1c所示，在柵極12兩側的N阱11內進行P型離子注入工藝，形成源/漏極13。

由此，便形成了一個典型的PMOS晶體管，而一個典型的NMOS晶體管的形成方法與上述PMOS晶體管的形成方法類似，差別僅在于形成的是P阱，同時源/漏極的注入離子為N型離子。

通過現有的MOS晶體管的制造方法，所得到的MOS晶體管的柵極直接形成于阱區(P阱/N阱)上，由于阱區為離子注入區域，其中的注入離子將會產生一定的隨機摻雜擾動(random?doping?fluctuation，RDF)，這些隨機摻雜擾動將對晶體管的性能造成干擾，使晶體管的閾值電壓和工作電流產生波動。特別地，隨著器件尺寸的進一步降低，這些隨機摻雜擾動對于晶體管性能的干擾將便變得越來越嚴重。

發明內容

本發明的目的在于提供一種MOS晶體管及其制造方法，以解決現有的MOS晶體管的柵極直接形成于阱區上，阱區中的隨機摻雜擾動對柵極的性能造成干擾的問題。

為解決上述技術問題，本發明提供一種MOS晶體管的制造方法，包括：

提供半導體襯底；

形成氧化硅層，所述氧化硅層覆蓋部分半導體襯底；

形成阱區層，所述阱區層覆蓋氧化硅層及暴露出的半導體襯底；

在所述阱區層上形成單晶硅層；

在所述單晶硅層上形成柵極；

對所述柵極兩側的阱區層及半導體襯底進行離子注入工藝，形成源/漏極。

可選的，在所述的MOS晶體管的制造方法中，形成氧化硅層包括如下工藝步驟：

在所述半導體襯底上形成第一氧化硅材料層；

刻蝕所述第一氧化硅材料層，形成第一保護結構，同時暴露出部分半導體襯底；

在暴露出的半導體襯底上形成第二氧化硅材料層；

形成第二保護結構，所述第二保護結構緊靠所述第一保護結構；

在所述第二氧化硅材料層上形成第三氧化硅材料層；

移除第二保護結構；

刻蝕所述第三氧化硅材料層及第二氧化硅材料層，形成氧化硅層，同時暴露出部分半導體襯底。

可選的，在所述的MOS晶體管的制造方法中，所述第二保護結構的材料為氮化硅。

可選的，在所述的MOS晶體管的制造方法中，形成阱區層包括如下工藝步驟：

利用外延工藝形成硅外延層，所述硅外延層覆蓋所述氧化硅層及暴露出的半導體襯底；

對所述硅外延層進行離子注入工藝，形成阱區層。

可選的，在所述的MOS晶體管的制造方法中，在形成硅外延層之后，進行離子注入工藝之前，還包括如下工藝步驟：

刻蝕所述第一保護結構及半導體襯底，形成淺溝道隔離槽；

填充所述淺溝道隔離槽，形成淺溝道隔離結構。

可選的，在所述的MOS晶體管的制造方法中，利用外延工藝在所述阱區層上形成單晶硅層。

可選的，在所述的MOS晶體管的制造方法中，在所述單晶硅層上形成柵極包括如下工藝步驟：

在所述單晶硅層上形成柵極氧化層；

在所述柵極氧化層上形成多晶硅層；

刻蝕所述柵極氧化層及多晶硅層，形成柵極。

可選的，在所述的MOS晶體管的制造方法中，形成源/漏極包括如下工藝步驟：

對所述柵極兩側的阱區層進行離子注入工藝，形成源/漏擴展區；

在所述柵極兩側形成側墻；

對所述側墻兩側的阱區層及半導體襯底進行離子注入工藝，形成源/漏區。