[發(fā)明專利]基于FPGA的步進(jìn)頻率像拼接的實(shí)現(xiàn)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210101274.0
• 申請(qǐng)日: 2012-04-09
• 公開(kāi)（公告）號(hào): CN102608600A
• 公開(kāi)（公告）日: 2012-07-25
• 發(fā)明（設(shè)計(jì)）人: 曹運(yùn)合;張倫;劉崢;樊友友;謝榮;陳天
• 申請(qǐng)（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號(hào): G01S13/89
• 分類號(hào): G01S13/89
• 代理公司: 陜西電子工業(yè)專利中心 61205
• 代理人: 王品華;朱紅星

技術(shù)領(lǐng)域

本發(fā)明屬于數(shù)字信號(hào)處理技術(shù)領(lǐng)域，具體涉及一種基于FPGA的步進(jìn)頻率像拼接的實(shí)現(xiàn)方法，可用于在單片F(xiàn)PGA中實(shí)現(xiàn)雷達(dá)步進(jìn)頻率模式下的一維高分辨距離像拼接。

背景技術(shù)

增加雷達(dá)系統(tǒng)發(fā)射信號(hào)的帶寬可以提高雷達(dá)系統(tǒng)對(duì)于目標(biāo)的分辨能力，從而可以獲得更多的目標(biāo)信息，但是由于雷達(dá)發(fā)射機(jī)性能的限制，在工程上，發(fā)射大瞬時(shí)帶寬信號(hào)存在一定的困難。步進(jìn)頻率雷達(dá)信號(hào)是一種重要的高分辨雷達(dá)信號(hào)。它通過(guò)發(fā)射一串載頻均勻跳變的單頻相參脈沖，來(lái)合成大的信號(hào)帶寬并獲得高距離分辨率。經(jīng)過(guò)相參處理提取出回波中包含的目標(biāo)的頻率響應(yīng)特性，對(duì)它們進(jìn)行離散傅里葉變換就可以獲得目標(biāo)的高分辨距離維分布，其幅度就是通常所說(shuō)的距離像。步進(jìn)頻率信號(hào)改善距離分辨率的原理，早在60年代就已經(jīng)提出了，而隨著數(shù)字信號(hào)處理技術(shù)的發(fā)展，步進(jìn)頻率信號(hào)逐步應(yīng)用于雷達(dá)系統(tǒng)。這種信號(hào)以窄帶發(fā)射、接收、處理、合成相應(yīng)的帶寬信號(hào)所能達(dá)到的高距離分辨率，不僅降低了雷達(dá)發(fā)射機(jī)和接收機(jī)的實(shí)現(xiàn)難度和成本，還可以在較低的數(shù)據(jù)率下獲得高距離分辨率，因此近年來(lái)得到了廣泛的應(yīng)用。步進(jìn)頻率信號(hào)在一維成像處理和二維成像處理方面都有廣闊的應(yīng)用前景。

目前，關(guān)于步進(jìn)頻率像拼接的工程實(shí)現(xiàn)主要是在FPGA+DSP的硬件平臺(tái)中開(kāi)發(fā)完成的，其不足之處主要有以下兩點(diǎn)：

首先，在目前這種實(shí)現(xiàn)方法中，F(xiàn)PGA主要負(fù)責(zé)控制模塊，DSP主要負(fù)責(zé)運(yùn)算模塊，相比于使用單片F(xiàn)PGA完成步進(jìn)頻率模式下的像拼接，信號(hào)處理機(jī)系統(tǒng)硬件結(jié)構(gòu)復(fù)雜，功耗大，處理時(shí)間較長(zhǎng)，同時(shí)無(wú)法滿足系統(tǒng)小型化，低功耗的要求，不易廣泛應(yīng)用

其次，步進(jìn)頻率像拼接的工程實(shí)現(xiàn)需要完成更多的控制和邏輯操作任務(wù)，DSP基本是專用處理引擎，針對(duì)大量上述任務(wù)進(jìn)行重新配置，所有任務(wù)共享處理器內(nèi)核寄存器、內(nèi)部和外部存儲(chǔ)器、DMA(數(shù)據(jù)傳輸通道)引擎以及IO(輸入輸出)外設(shè)等資源，一個(gè)任務(wù)很有可能和其他任務(wù)相互影響，這類影響一般出乎人們的意料，不容易察覺(jué)。而且，大部分DSP算法必須實(shí)時(shí)運(yùn)行，因此，意外的延時(shí)或者等待都會(huì)導(dǎo)致系統(tǒng)出現(xiàn)故障，不容易修改調(diào)試，程序可移植性不高，無(wú)法滿足信號(hào)處理機(jī)系統(tǒng)模塊化，高可靠性的設(shè)計(jì)要求。

發(fā)明內(nèi)容

本發(fā)明的目的在于針對(duì)上述已有技術(shù)的不足，提出了一種基于FPGA的步進(jìn)頻率像拼接的實(shí)現(xiàn)方法，以降低功耗，提高系統(tǒng)可靠性，達(dá)到模塊化，小型化的設(shè)計(jì)要求。

實(shí)現(xiàn)本發(fā)明目的的技術(shù)思路是：在FPGA中按照邏輯劃分來(lái)分解任務(wù)，將步進(jìn)頻率模式下高分辨一維距離像成像劃分為多個(gè)子任務(wù)，并同時(shí)在整體設(shè)計(jì)層面采用模塊化設(shè)計(jì)方案，其實(shí)現(xiàn)步驟包括如下：

(1)對(duì)存儲(chǔ)在FPGA存儲(chǔ)器中的采樣值數(shù)據(jù)在相同距離門(mén)內(nèi)按照脈沖順序進(jìn)行數(shù)據(jù)重排；

(2)在FPGA中調(diào)用FPGA生產(chǎn)商提供的傅里葉變換硬核，通過(guò)對(duì)硬核實(shí)例化，對(duì)重排后的數(shù)據(jù)進(jìn)行逆傅里葉變換IFFT處理，得到IFFT數(shù)據(jù)；

(3)在FPGA中調(diào)用FPGA生產(chǎn)商提供的乘法器硬核和開(kāi)平方硬核，對(duì)IFFT數(shù)據(jù)求模；

(4)在FPGA中利用輸入時(shí)鐘信號(hào)、復(fù)位信號(hào)、信號(hào)脈沖寬度、重頻、步進(jìn)頻率間隔、步進(jìn)頻率跳頻點(diǎn)數(shù)和采樣頻率產(chǎn)生全局控制信號(hào)，該全局控制信號(hào)包括操作使能信號(hào)、模塊控制信號(hào)以及有效數(shù)據(jù)信號(hào)，其中模塊控制信號(hào)包括計(jì)數(shù)信號(hào)和標(biāo)志信號(hào)；

(5)利用模塊控制信號(hào)和操作使能信號(hào)在IFFT求模結(jié)果中刪除無(wú)效區(qū)數(shù)據(jù)；

(6)對(duì)模塊控制信號(hào)延遲一個(gè)時(shí)鐘，得到延遲后的計(jì)數(shù)信號(hào)和延遲后的標(biāo)志信號(hào)；

(7)利用有效數(shù)據(jù)信號(hào)以及延遲后的計(jì)數(shù)信號(hào)和延遲后的標(biāo)志信號(hào)，對(duì)刪除無(wú)效區(qū)數(shù)據(jù)后的IFFT求模結(jié)果按距離順序重排，得到重排后的輸出數(shù)據(jù)和輸出使能；

(8)利用步驟(7)中的輸出使能，在FPGA中產(chǎn)生局部控制信號(hào)，其中局部控制信號(hào)包括局部標(biāo)志信號(hào)和局部計(jì)數(shù)信號(hào)；

(9)利用操作使能信號(hào)以及局部控制信號(hào)對(duì)步驟(7)中得到的重排后的數(shù)據(jù)結(jié)果，將第m個(gè)IFFT的結(jié)果的有效數(shù)據(jù)按照距離順序取出，放入FPGA存儲(chǔ)器中，并與存儲(chǔ)器中已經(jīng)存在的點(diǎn)跡提取數(shù)列進(jìn)行同距離比較，如果所取數(shù)據(jù)比存儲(chǔ)器中所存原有點(diǎn)跡數(shù)據(jù)大，則用所取數(shù)據(jù)替換掉存儲(chǔ)器中對(duì)應(yīng)原有數(shù)據(jù)，得到最終的點(diǎn)跡拼接結(jié)果，即基于FPGA的步進(jìn)頻率像拼接結(jié)果，其中m表示第m個(gè)采樣點(diǎn)。

本發(fā)明與現(xiàn)有技術(shù)相比具有以下優(yōu)點(diǎn)：