[發(fā)明專利]半導體器件的制造方法

無效

• 申請?zhí)枺?/td>: 201210100926.9
• 申請日: 2012-04-05
• 公開（公告）號: CN102738003A
• 公開（公告）日: 2012-10-17
• 發(fā)明（設計）人: 菅野至
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種半導體器件的制造方法，所述半導體器件包括在半導體襯底的第一區(qū)中的第一MISFET和在半導體襯底的第二區(qū)中的第二MISFET，所述制造方法包括以下步驟：

(a)制備所述半導體襯底；

(b)在所述步驟(a)之后，分別在所述第一區(qū)中的半導體襯底之上形成用于所述第一MISFET的第一柵極結(jié)構(gòu)和在所述第二區(qū)中的半導體襯底之上形成用于所述第二MISFET的第二柵極結(jié)構(gòu)；

(c)在所述步驟(b)之后，在所述半導體襯底之上形成第一材料膜以便覆蓋所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)；

(d)在所述步驟(c)之后，在所述第一材料膜之上形成覆蓋所述第二區(qū)并暴露出所述第一區(qū)的第一掩模層；

(e)在所述步驟(d)之后，利用所述第一掩模層作為離子注入阻擋掩模，在所述第一區(qū)中的半導體襯底上進行第一離子注入；

(f)在所述步驟(e)之后，去除所述第一掩模層；

(g)在所述步驟(f)之后，去除所述第一材料膜；

(h)在所述步驟(g)之后，在所述半導體襯底之上形成第二材料膜以便覆蓋所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)；

(i)在所述步驟(h)之后，在所述第二材料膜之上形成覆蓋所述第一區(qū)并暴露出所述第二區(qū)的第二掩模層；

(j)在所述步驟(i)之后，利用所述第二掩模層作為離子注入阻擋掩模，在所述第二區(qū)中的半導體襯底上進行第二離子注入；

(k)在所述步驟(j)之后，去除所述第二掩模層；

其中所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)中的每一個包括柵極絕緣膜和在所述柵極絕緣膜之上形成的柵極電極，以及

其中在所述步驟(g)中，暴露出所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)。

2.根據(jù)權利要求1所述的半導體器件的制造方法，

其中在所述步驟(e)中，位于所述第一柵極結(jié)構(gòu)和所述第一柵極結(jié)構(gòu)的側(cè)壁之上的所述第一材料膜作為阻擋離子注入所述第一區(qū)中的半導體襯底的離子注入阻擋掩模，

其中在所述步驟(j)中，位于所述第二柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)的側(cè)壁之上的所述第二材料膜作為阻擋離子注入所述第二區(qū)中的半導體襯底的離子注入阻擋掩模，以及

其中在所述步驟(g)中，暴露出全部的所述第一柵極結(jié)構(gòu)和全部的所述第二柵極結(jié)構(gòu)。

3.根據(jù)權利要求2所述的半導體器件的制造方法，

其中所述第一掩模層和所述第二掩模層中的每一個包括抗蝕劑層。

4.根據(jù)權利要求3所述的半導體器件的制造方法，進一步包括如下步驟：

(1)在所述步驟(k)之后，在所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)的側(cè)壁處形成側(cè)壁間隔體；以及

(m)在所述步驟(1)之后，通過離子注入到所述第一區(qū)中的半導體襯底內(nèi)形成用于所述第一MISFET的源極或漏極的第一半導體區(qū)，以及通過離子注入到所述第二區(qū)中的半導體襯底內(nèi)形成用于所述第二MISFET的源極或漏極的第二半導體區(qū)。

5.根據(jù)權利要求4所述的半導體器件的制造方法，

其中在所述步驟(g)中，暴露出所述半導體襯底的、待在所述步驟(m)中形成所述第一半導體區(qū)和所述第二半導體區(qū)的區(qū)域。

6.根據(jù)權利要求5所述的半導體器件的制造方法，

其中在所述步驟(e)中，通過所述第一離子注入在所述第一區(qū)內(nèi)的半導體襯底中形成第三半導體區(qū)，所述第三半導體區(qū)具有與所述第一半導體區(qū)相同的導電類型并且具有比所述第一半導體區(qū)低的雜質(zhì)濃度，以及

其中在所述步驟(j)中，通過所述第二離子注入在所述第二區(qū)內(nèi)的半導體襯底中形成第四半導體區(qū)，所述第四半導體區(qū)具有與所述第二半導體區(qū)相同的導電類型并且具有比所述第二半導體區(qū)低的雜質(zhì)濃度。

7.根據(jù)權利要求6所述的半導體器件的制造方法，其中在所述步驟(g)中，通過濕法刻蝕去除所述第一材料膜。

8.根據(jù)權利要求7所述的半導體器件的制造方法，

其中在所述步驟(f)中，通過灰化或濕法工藝去除所述第一掩模層，以及

其中在所述步驟(k)中，通過灰化或另一濕法工藝去除所述第二掩模層。

9.根據(jù)權利要求8所述的半導體器件的制造方法，

其中所述第一材料膜包括氮化硅膜，以及

其中在所述步驟(g)中，利用熱磷酸使所述第一材料膜受到濕法刻蝕。