[發明專利]改進的硅化物形成方式及相關器件

有效

• 申請號: 201210100440.5
• 申請日: 2012-04-06
• 公開（公告）號: CN103000506A
• 公開（公告）日: 2013-03-27
• 發明（設計）人: 陳宏銘;張志豪;尤志豪
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336;H01L29/423;H01L29/78
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;房嶺梅

技術領域

本發明一般地涉及半導體領域，更具體地來說，涉及改進的硅化物形成方式及相關器件。

背景技術

半導體集成電路(IC)工業經歷了快速發展。IC材料和設計的技術進步產生了多個IC時代，其中，每個新時代都具有比先前時代更小且更復雜的電路。然而，這些進步增加了處理和制造IC的復雜性，并且對于將被實現的這些進步，需要IC處理和制造中的類似開發。在IC演進過程中，功能密度(即，每個芯片區域中的互連器件的數量)通常都在增加，同時幾何尺寸(即，使用制造工藝可以產生的最小部件(或線))減小。這種規模縮小工藝通常通過增加產量效率和降低相關成本來提供很多益處。這樣的規模縮小還產生了相對較高的功率耗散值，這可通過使用諸如互補金屬氧化物半導體(CMOS)器件的低功率耗散器件來解決。

由于這種按比例縮小的趨勢(例如，由于高縱橫比)，普遍的制造任務變得更加困難。作為一個實例，一種用于改進源極區域和漏極區域之間的電連接以及相關的源極接觸件和漏極接觸件之間的電連接的方法在接觸孔填充有接觸金屬之前通過源極和漏極的接觸孔對于源極區域和漏極區域執行硅化工藝。然而，當接觸孔具有高縱橫比時，該接觸件穿孔硅化工藝可能更為困難并且很難達到目的。因此，盡管這些方法對于其預期的目的符合要求，但并不能在所有方面都符合要求。

發明內容

為了解決現有技術中所存在的技術問題，根據本發明的一方面，提供了一種方法，包括：提供半導體材料，所述半導體材料具有在其中的間隔的源極區域和漏極區域；形成柵極結構，所述柵極結構介于所述源極區域和所述漏極區域之間；對所述柵極結構實施柵極替換工藝，從而形成在其中的金屬柵電極；在所述金屬柵電極上方形成硬掩模層；在所述半導體材料中相應的源極區域和漏極區域上方形成硅化物層；去除所述硬掩模層，從而暴露所述金屬柵電極；以及形成源極接觸件和漏極接觸件，每個源極接觸件和漏極接觸件都與所述硅化物層中相應的一個電連接。

該方法進一步包括：在實施所述柵極替換工藝之前，在所述柵極結構和所述半導體材料上方沉積第一層間介電(ILD)層；以及在形成所述硅化物層之前，去除所述第一ILD層。

該方法進一步包括：在所述硅化物層和所述硬掩模層上方沉積第二ILD層；以及實施化學機械拋光(CMP)工藝，從而平整化所述第二ILD層。

在該方法中，實施所述CMP工藝包括：去除所述硬掩模層。

該方法，進一步包括：去除所述金屬柵電極的頂部部分，從而在所述柵極結構中形成開口，以及其中，形成所述硬掩模層包括：在所述開口的內部形成所述硬掩模層。

在該方法中，去除所述金屬柵電極的所述頂部部分包括：去除所述金屬柵電極的部分，所述金屬柵電極的所述部分的厚度在大約5至10納米范圍內。

在該方法中，形成所述硅化物層包括：形成所述硅化物層，使得所述硅化物層從所述柵極結構幾乎沿著所述相應的源極區域和漏極區域中的每個的整體向外延伸。

在該方法中，形成所述柵極結構包括：在所述柵極結構的所述側壁上形成隔離件，以及其中，去除所述硬掩模層包括：去除所述隔離件圍繞所述硬掩模層的部分。

根據本發明的另一方面，提供了一種方法，包括：提供半導體襯底；形成從所述襯底中向上延伸的鰭結構，所述鰭結構具有在其中的間隔的源極區域和漏極區域；形成柵極結構，所述柵極結構接合位于所述源極區域和漏極區域之間的所述鰭結構，所述柵極結構具有在其中的偽柵電極；在所述柵極結構和鰭結構上方沉積第一層間介電(ILD)層；去除所述偽柵電極，從而在所述柵極結構中形成溝槽；將金屬層沉積到所述溝槽中，從而形成在其中的金屬柵電極；去除所述金屬柵電極的頂部部分，從而在所述柵極結構中形成開口；在所述開口中形成硬掩模層；去除所述第一ILD層，從而暴露所述鰭結構中的所述源極區域和漏極區域；在所述鰭結構中相應的源極區域和漏極區域上方形成硅化物層；去除所述硬掩模層；以及形成源極接觸件和漏極接觸件，源極接觸件和漏極接觸件中的每個都與所述硅化物層中相應的一個電連接。

該方法進一步包括：在所述硅化物層和所述硬掩模層上方沉積第二ILD層；以及實施化學機械拋光(CMP)工藝來平整化所述第二ILD層。

在該方法中，實施所述CMP工藝包括去除所述硬掩模層。

在該方法中，去除所述金屬柵電極的所述頂部部分包括：去除所述金屬柵電極的部分，所述金屬柵電極的所述部分的厚度在大約5至10納米范圍內。