[發明專利]一種憶阻器仿真模型

有效

• 申請號: 201210100158.7
• 申請日: 2012-04-09
• 公開（公告）號: CN102623062A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: 蔣旻;段宗勝;陳波;甘朝暉
• 申請（專利權）人: 武漢科技大學
• 主分類號: G11C16/34
• 分類號: G11C16/34
• 代理公司: 武漢科皓知識產權代理事務所(特殊普通合伙) 42222
• 代理人: 張火春

技術領域

本發明屬于憶阻器技術領域。具體涉及一種憶阻器仿真模型。

背景技術

憶阻器(Memristor)是一種具有記憶功能的無源電子元件，1971年蔡少棠首次提出了憶阻器的概念并論證了其存在的科學依據。2008年HP實驗室發現了一種具有記憶功能的納米雙端電阻，其電氣特性與蔡少棠教授預測的憶阻器特性相符，從而證實了憶阻器的存在。憶阻器實際上就是一個具有記憶功能的非線性電阻，這一特性使其非常適合用于制造非易失性存儲設備，也為開發具有類似人類大腦處理、存儲信息能力的模擬式計算機鋪平了道路。

目前憶阻器僅存在于實驗室環境中，大批量的工業化生產還在進一步研究中，這一現狀制約了憶阻器的應用研究。因此，根據憶阻器實際的物理特性建立憶阻器的仿真模型則成為分析和研究憶阻器的必要條件。

采用電阻、電容和電感等無源電子元件以及受控電源構造憶阻器的SPICE模型(Biolek?D.,?Biolek?Z.,?Biolkova?V.?SPICE?Model?of?Memristor?with?Nonlinear?Dopant?Drift[J].?Radio?Engineering,?June?2009,?vol.?18,?No.?2)是目前常用的憶阻器建模方法之一。該方法利用儲能元件電容和受控電源構成的積分電路對通過憶阻器的電流進行積分，得到電容兩端的電壓，該電壓正比于流經憶阻器的電荷，也間接地反映了憶阻器阻值的變化。盡管通過這種方法得到的憶阻器SPICE模型的I-V曲線，q/φ曲線以及頻率特性等與HP實驗室發現的憶阻器的物理模型大致相符，但是，這些模型僅僅簡單地假設憶阻器的阻值與流經器件的電荷成正比，使得這類模型無法描述憶阻器在“高電壓”時所體現出的“激活”特性。

Y.V.?Pershin等人提出了一種使用憶阻器實現“可編程”模擬電路的方法(Pershin?Y.V.,?Di?Ventra?M.?Practical?Approach?to?Programmable?Analog?Circuits?With?Memristors[J].?IEEE?Transactions?on?Circuits?and?System?I:?Regular?Papers,?August,2010,?Vol.?57,?No.?8)，他們借助數字電位器的概念構造了一種憶阻器模型，該模型在器件兩端的電壓低于閾值電壓時表現為普通的電阻元件，在器件兩端的電壓高于閾值電壓時表現出憶阻特性。因此利用幅值高于閾值電壓的電壓信號去改變憶阻器的狀態就可以實現“可編程”電路。但是建立在數字電位器基礎上的憶阻器模型，其可變化的阻值受電位器的精度限制，而且與憶阻器阻值非線性變化的特點不符。

發明內容

本發明旨在克服上述模型的缺陷，目的是提供一種具有“激活”特性和阻值非線性連續變化的憶阻器仿真模型。

為實現上述發明目的，本發明采用的技術方案是：該模型由比較器、乘法器、積分器、憶阻器等效電阻和窗函數組成。

比較器的輸入端C1和C2與憶阻器等效電阻的端子A和B對應連接，比較器的輸出端Co與乘法器的輸入端M1連接；乘法器的輸入端M2與憶阻器等效電阻的端子B連接，乘法器的輸入端M3與窗函數的輸出端Fo連接，乘法器的輸出端Mo與積分器的輸入端Ii連接；積分器的輸出端分別與憶阻器等效電阻的輸入端W和窗函數的輸入端Fi連接。

積分器的積分系數k為

????????????????????????????????(1)

式(1)中：為比較器輸出的結果；

R_on為憶阻器的最小阻抗；

D為憶阻器半導體氧化物材料厚度；

為雜質遷移速率。

由于采用上述技術方案，本發明在憶阻器仿真模型中引入了閾值電壓，仿真模型中的比較器用于比較憶阻器等效電阻的端子A和B之間的電壓V_M與比較器的基準值(即憶阻器的閾值電壓V_T)的大小。當憶阻器兩端電壓低于閾值電壓時，憶阻器狀態變化很小或者基本不變，當憶阻器兩端電壓高于閾值電壓時，憶阻器狀態發生改變。

因此，本發明能很好地模擬憶阻器的“激活”特性，阻值也呈非線性連續變化，其電氣特性與HP實驗室發現的憶阻器物理模型的電氣特性相符。

附圖說明

圖1是本發明的一種結構示意圖。

具體實施方式