[發明專利]SoC地址映像的優化方法

無效

• 申請號: 201210099217.3
• 申請日: 2012-04-07
• 公開（公告）號: CN102662886A
• 公開（公告）日: 2012-09-12
• 發明（設計）人: 孫曉寧;張洪柳
• 申請（專利權）人: 山東華芯半導體有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F13/28
• 代理公司: 濟南泉城專利商標事務所 37218
• 代理人: 丁修亭

技術領域

本發明涉及一種SoC（System?on?Chip，片上系統）IP（Intellectual?Property）模塊的組織方法，具體是涉及SoC地址映像的方法。

背景技術

SoC是將微處理器、模擬IP核、數字IP核和存儲器（或片外存儲器接口）集成到單一芯片上形成的系統，也叫系統級芯片，是一個專用目標集成電路。SoC的典型結構通常由至少一個作為主控制器或者主邏輯運算單元的高性能CPU/DSP和若干通過片內總線連接的功能IP組成，其中CPU/DSP被稱為主設備或者主器件，功能IP被稱為從設備或者從器件。因此，片上總線架構和工作模式以及工作時序都會極大地影響SoC系統的運行效率以及SoC的運行效率。

當前的SoC總線系統中，各從設備通過地址被系統統一分配，從而，當總線控制器接收到地址后，會在預置的地址列表中查找相應的從設備，并仲裁給相關請求設備進行訪問。因此，對于系統級上層來說，他需要了解各從設備的對應的地址空間范圍，每一個地址對應一個固定的從設備，這樣才能針對準確的命中想要訪問的從設備。

但隨著設計規模的越來越大，這種地址分配模式限制了硬件的設計，例如DRAM控制器，一般通過兩類端口掛在片內總線上，這兩類端口指的是寄存器端口和存儲器端口，其中寄存器端口用于一些基本的寄存器配置，存儲器端口實現大數據量的數據傳輸（如音頻數據，視頻數據）。為方便軟件系統架構，系統將所有功能模塊，即從設備的寄存器接口單獨作為一個設備也都存放在同一個地址空間，參見說明書附圖1。這樣在整個系統的硬件實現上，我們可以理解成多了一個硬件模塊，即寄存器配置模塊。

依據上述配置，例如主設備需要搬運視頻數據時，視頻設備的寄存器接口和存儲器接口的入口操作地址均為預置的地址列表所分配，也就是在地址列表中各存在一個映射。CPU取得視頻設備寄存器入口地址，解析傳送的地址空間，進而對視頻設備寄存器接口進行配置，因各設備間時鐘不同品，因此期間需要輔有時鐘不同頻的從設備中異步FIFO（First?Input?First?Output，先入先出隊列）；然后DMA對視頻設備存儲器傳送的地址空間進行解析，對相應視頻設備進行相應的數據搬運操作，期間也需要時鐘不同頻的異步FIFO。

更進一步的說明是，使用FIFO同步源自不同時鐘域的數據是在數字IC設計中經常使用的方法，設計功能正確的FIFO會遇到很多問題，同時需要比較大的資源消耗，并對配置較大的電路面積。原因在于，對于異步FIFO而言，數據是由某一個時鐘域的控制信號寫入FIFO，而由另一個時鐘域的控制信號將數據讀出FIFO。也就是說，讀寫指針的變化動作是由不同的時鐘產生的。

嵌入式系統既有的主從設備訪問方式啟動的兩次傳輸的地址空間是不同的，且映射為兩個設備，在硬件結構上也被認為是對兩個設備的操作。因此，主設備搬運視頻數據時總線控制器需要進行兩次地址解析，且時鐘不同頻的從設備中異步FIFO的使用頻率較高，芯片設計面積相對較大，時序控制較復雜。

發明內容

本發明為了克服現有SoC地址映像方法效率低，且需要匹配較大的電路面積和較復雜的時序控制的缺陷，提供了一種優化了的SoC地址映像方法，從而減少了異步FIFO的使用頻率，進而減小了電路的面積，整體時序控制相對簡單。

本發明采用以下技術方案：

一種SoC地址映像的優化方法，片內總線控制器將每個從設備映射為兩個入口地址，對應為從設備的寄存器接口和存儲器接口，其中從設備寄存器接口入口地址被主設備統一分配，映射到主設備地址堆棧；

同時，被分配的從設備寄存器接口入口地址通過總線控制器映射到對應的從設備內。

依據本發明的一種SoC地址映像的優化方法，優化了寄存器的配置，通過總線控制器將其映射到對應的從設備內，從而，當對從設備進行訪問時，首先進行的寄存器組配置，也被認為是對相應從設備的操作，對從設備的訪問表現為對一個從設備的操作，而非兩個從設備。減少了總線控制器解析地址的過程，同時由于硬件上表現為減少了一個從設備，降低了時鐘不同頻的從設備中異步FIFO的使用頻率，在減小IC設計面積的同時，降低了整體時序控制的難度。

上述SoC地址映像的優化方法，依據主設備對不同從設備的訪問，動態映射寄存器入口地址到所訪問的從設備內。

附圖說明

圖1為當前SoC從設備入口地址配置結構示意圖。

圖2為依據本發明的一種地址映像結構示意圖。

圖中，1.CPU地址堆棧，2.寄存器組。