[發(fā)明專(zhuān)利]一種BT基板的懸梁式IC芯片堆疊封裝件及其生產(chǎn)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210098857.2
• 申請(qǐng)日: 2012-04-06
• 公開(kāi)（公告）號(hào): CN102629604A
• 公開(kāi)（公告）日: 2012-08-08
• 發(fā)明（設(shè)計(jì)）人: 朱文輝;慕蔚;郭小偉;李習(xí)周
• 申請(qǐng)（專(zhuān)利權(quán)）人: 天水華天科技股份有限公司;華天科技（西安）有限公司
• 主分類(lèi)號(hào): H01L25/00
• 分類(lèi)號(hào): H01L25/00;H01L23/488;H01L21/60
• 代理公司: 甘肅省知識(shí)產(chǎn)權(quán)事務(wù)中心 62100
• 代理人: 李琪

技術(shù)領(lǐng)域

本發(fā)明屬于電子信息自動(dòng)化元器件制造技術(shù)領(lǐng)域，涉及一種IC芯片堆疊封裝件，尤其涉及一種BT基板的懸梁式IC芯片堆疊封裝件；本發(fā)明還涉及該堆疊封裝件的生產(chǎn)方法。

背景技術(shù)

隨著微型化以及性能提升趨勢(shì)的不斷發(fā)展，設(shè)計(jì)人員不斷尋求在盡可能小的空間內(nèi)獲得盡可能高的電氣功能和性能。在這一過(guò)程中存在的兩個(gè)關(guān)鍵限制因素通常是集成度和I/O引腳限制。芯片空間和連接限制可從兩個(gè)不同的層次來(lái)解決：第一種方法是通過(guò)片芯（或稱(chēng)裸片）層次的工藝尺度縮小來(lái)實(shí)現(xiàn)更高的集成度；第二種方法是通過(guò)堆疊多個(gè)片芯，即堆疊式封裝或堆疊式電路板來(lái)實(shí)現(xiàn)更高的集成度。在現(xiàn)有芯片制造技術(shù)的基礎(chǔ)上，芯片堆疊方式是利用現(xiàn)有技術(shù)獲得下一代存儲(chǔ)器密度的首選方法，并且可以實(shí)現(xiàn)不同類(lèi)型（如數(shù)字、模擬、邏輯等）芯片間堆疊封裝，實(shí)現(xiàn)系統(tǒng)性功能。

隨著芯片、晶圓和封裝水平的提高，在疊層封裝中，低外形絲焊技術(shù)（或懸梁式絲焊技術(shù)）高度限制及疊層技術(shù)構(gòu)形增加的復(fù)雜性對(duì)在疊層芯片應(yīng)用中的絲悍技術(shù)提出了一些特殊的挑戰(zhàn)。當(dāng)芯片厚度減小時(shí)，不同線(xiàn)環(huán)形層之間的間隙相應(yīng)減少。需要降低較低層的引線(xiàn)鍵合環(huán)形高度，以避免不同環(huán)形層之間的線(xiàn)短路。環(huán)形頂層也需要保持低位，以消除在模塑化合物外部暴露出焊線(xiàn)的現(xiàn)象。器件最大的環(huán)形高度，不應(yīng)高于保持環(huán)形層之間最佳縫隙的芯片厚度。另外，模塑技術(shù)疊層芯片封裝中線(xiàn)密度和線(xiàn)長(zhǎng)度的增加，使模塑疊層封裝比傳統(tǒng)的單芯片封裝更加困難。不同層的引線(xiàn)鍵合的環(huán)形，受到變化的各種牽引力的影響，可形成焊線(xiàn)偏差的各種改變，從而增加了焊線(xiàn)短路的可能性。

發(fā)明內(nèi)容

為了克服上述現(xiàn)有技術(shù)中存在的問(wèn)題，本發(fā)明的目的是提供一種BT基板的懸梁式IC芯片堆疊封裝件，無(wú)翹曲無(wú)交絲短路現(xiàn)象，用以解決尺寸大小相同芯片的堆疊封裝及單邊焊線(xiàn)問(wèn)題。

本發(fā)明的另一目的是提供一種上述堆疊封裝件的生產(chǎn)方法。

為實(shí)現(xiàn)上述目的，本發(fā)明所采用的技術(shù)方案是：一種BT基板的懸梁式IC芯片堆疊封裝件，包括基板載體，基板載體上粘貼有基板，基板上堆疊粘貼有IC芯片，基板載體背面設(shè)有基板背面焊盤(pán)，基板背面焊盤(pán)與位于基板載體正面的基板正面焊盤(pán)相連接，基板背面焊盤(pán)表面依次設(shè)有凸點(diǎn)和錫球，其特征在于，基板為BT基板，?IC芯片至少為三層，相鄰的兩層IC芯片沿水平方向錯(cuò)位設(shè)置，且錯(cuò)位距離相同，所有IC芯片的外形尺寸相同，相鄰兩層IC芯片通過(guò)鍵合線(xiàn)相連接，粘貼于基板上的一層IC芯片通過(guò)第三鍵合線(xiàn)與基板正面焊盤(pán)相連接。

所述相鄰兩層IC芯片之間的錯(cuò)位距離為0.35mm～2.5mm。

本發(fā)明所采用的另一技術(shù)方案是：一種BT基板的懸梁式IC芯片堆疊封裝件的生產(chǎn)方法，具體按以下步驟進(jìn)行：

步驟1：晶圓減薄

采用具備精磨、拋光功能的8吋及其以上的超薄芯片減薄機(jī)進(jìn)行晶圓減薄，得到最終厚度為90μm～110μm的用于3層堆疊封裝的晶圓和最終厚度為50μm～75μm的用于4層、5層堆疊封裝的晶圓；采用具有腐蝕拋光功能的減薄機(jī)減薄晶圓，得到背面為鏡面拋光效果的最終厚度為35μm～50μm的用于5層以上封裝的晶圓；?

步驟2：劃片

對(duì)步驟1減薄的晶圓進(jìn)行劃片，得到IC芯片；劃片過(guò)程中采用防碎片軟件控制進(jìn)刀速度≤5～8mm/min；

步驟3：上芯????????????

在基板上通過(guò)絕緣膠粘貼第一個(gè)IC芯片，然后根據(jù)需要堆疊的層數(shù)，在該IC芯片上采用絕緣膠或膠膜片依次堆疊粘貼相應(yīng)數(shù)量的IC芯片，所有IC芯片的外形尺寸相同，在第一個(gè)IC芯片上堆疊的所有IC芯片均向同一方向錯(cuò)位設(shè)置，相鄰兩個(gè)IC芯片之間的錯(cuò)位距離相同，該錯(cuò)位距離為?0.35?mm～2.5mm；上芯后進(jìn)行烘烤，烘烤設(shè)備和工藝同普通BGA上芯后烘烤；?

步驟4：采用BT基板單芯片封裝清洗設(shè)備及工藝進(jìn)行等離子清洗；

步驟5：壓焊

用具備100μm以下的低弧度鍵合機(jī)，用金絲或銅絲，從最高層IC芯片開(kāi)始打線(xiàn)，先壓最上層IC芯片焊盤(pán)到次上層IC芯片焊盤(pán)間焊線(xiàn)，接著在次上層IC芯片的焊點(diǎn)上疊球拱絲拉弧在該芯片相鄰的下層芯片焊盤(pán)上打線(xiàn)，依次類(lèi)推，最后從最下層IC芯片焊線(xiàn)上疊球拱絲拉弧到基板焊盤(pán)上的焊線(xiàn)，焊線(xiàn)采用BGA弧，形成多層鍵合線(xiàn)；