[發(fā)明專利]半導體裝置以及半導體裝置的制造方法有效
| 申請?zhí)枺?/td> | 201210096030.8 | 申請日: | 2007-04-28 |
| 公開(公告)號: | CN102623348A | 公開(公告)日: | 2012-08-01 |
| 發(fā)明(設計)人: | 坂倉真之 | 申請(專利權)人: | 株式會社半導體能源研究所 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336 |
| 代理公司: | 中國國際貿易促進委員會專利商標事務所 11038 | 代理人: | 秦晨 |
| 地址: | 日本*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 裝置 以及 制造 方法 | ||
本分案申請是基于申請?zhí)枮?00710100927.2,申請日為2007年4月28日,發(fā)明名稱為“半導體裝置以及半導體裝置的制造方法”的中國專利申請的分案申請。
技術領域
本發(fā)明涉及一種半導體裝置以及其制造方法。
背景技術
近年來,盛行在如玻璃等的具有絕緣表面的襯底上形成薄膜晶體管(TFT),且使用該薄膜晶體管作為開關元件等來制造半導體裝置。該薄膜晶體管通過CVD法、光刻工藝等在具有絕緣表面的襯底上形成島狀半導體膜,且將該島狀半導體膜的一部分用作晶體管的溝道形成區(qū)域而形成(例如專利文件1)。
在圖16中示出一般的薄膜晶體管的模式圖。首先,薄膜晶體管在襯底901上之間夾用作基底膜的絕緣膜902地具有島狀半導體膜903,覆蓋該島狀半導體膜903且之間夾柵絕緣膜904地設置用作柵電極的導電膜905。此外,半導體膜903具有在與導電膜905重疊的區(qū)域中形成的溝道形成區(qū)域903a和形成源區(qū)域或漏區(qū)域的雜質區(qū)域905b。此外,與該雜質區(qū)域903b電連接地設置形成源電極或漏電極的導電膜907。注意,圖16B和16C分別示出沿圖16A中的虛線C1-D1的截面結構、沿圖16A中的虛線C2-D2的截面結構。
[專利文件]專利公開Hei?08-018055號
發(fā)明內容
但是,當將半導體膜設為島狀時,在該半導體膜和基底絕緣膜的端部中就會產生臺階,因此,在如圖16C示出的區(qū)域908那樣的臺階部分中會發(fā)生半導體膜的溝道形成區(qū)域表面被柵絕緣膜覆蓋的比率不充分的問題。例如,當在該端部中被柵絕緣膜覆蓋的比率不充分時,有可能在半導體膜的端部中因形成柵電極的導電膜與半導體膜的接觸而發(fā)生短路。此外,由于在該端部中的柵絕緣膜的薄膜化,在柵電極與半導體膜的溝道形成區(qū)域的端部中發(fā)生因電流泄漏而導致的晶體管的特性退化等的問題。當將柵絕緣膜薄膜化時更容易發(fā)生由于半導體膜的端部的覆蓋率欠佳而導致的問題,而近年來為了實現(xiàn)薄膜晶體管的低耗電量、工作速度的提高,對柵絕緣膜的薄膜化期待有增無減,因此上述問題變得越來越明顯。
此外,當因柵絕緣膜的損壞或制造步驟中的處理而使固定電荷在半導體膜的端部被捕捉時,與半導體膜的中央部分相比,在端部的溝道形成區(qū)域的特性產生變化,并且發(fā)生薄膜晶體管的特性受到影響的問題。
鑒于上述問題,本發(fā)明提供一種半導體裝置以及該半導體裝置的制造方法,該半導體裝置減少因為半導體膜的溝道形成區(qū)域的端部的特性使晶體管的特性受到的影響。
本發(fā)明的半導體裝置至少包括:襯底;在上述襯底上形成的具有溝道形成區(qū)域的半導體膜;覆蓋上述半導體膜,且在比上述半導體膜的側面外側的區(qū)域中具有側面的柵絕緣膜;之間夾上述柵絕緣膜且覆蓋上述溝道形成區(qū)域來形成的柵電極。注意,也可以具有覆蓋上述柵電極、上述柵絕緣膜、以及上述襯底的絕緣膜。
本發(fā)明的半導體裝置至少包括:襯底;在上述襯底上形成的具有溝道形成區(qū)域的半導體膜;覆蓋上述半導體膜且在比上述半導體膜的側面外側的區(qū)域中具有側面的柵絕緣膜;之間夾上述柵絕緣膜且覆蓋上述溝道形成區(qū)域來形成的柵電極;由上述溝道形成區(qū)域的側端部、上述柵絕緣膜、以及上述襯底形成的空隙;覆蓋上述柵電極、上述柵絕緣膜、以及上述襯底的絕緣膜。
本發(fā)明的半導體裝置至少包括:襯底;在上述襯底上形成的具有溝道形成區(qū)域的半導體膜;覆蓋上述半導體膜,且在比上述半導體膜的側面外側的區(qū)域中具有側面的柵絕緣膜;之間夾上述柵絕緣膜且覆蓋上述溝道形成區(qū)域來形成的柵電極;由上述溝道形成區(qū)域的側端部、上述柵絕緣膜、上述柵電極、以及上述襯底形成的空隙;覆蓋上述柵電極、上述柵絕緣膜、以及上述襯底的絕緣膜。
在本發(fā)明的半導體裝置中,上述半導體膜具有源區(qū)域和漏區(qū)域,并且,上述源區(qū)域和漏區(qū)域的側面不接觸于在上述源區(qū)域和漏區(qū)域上形成的絕緣膜。
在本發(fā)明的半導體裝置中,上述半導體膜具有源區(qū)域和漏區(qū)域。上述半導體裝置具有在所述源區(qū)域和漏區(qū)域上形成的絕緣膜;由所述襯底、所述源區(qū)域和漏區(qū)域的側面、所述柵絕緣膜、所述絕緣膜圍繞的空隙。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于株式會社半導體能源研究所,未經株式會社半導體能源研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210096030.8/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





