[發明專利]基于SOI的三維陣列式后柵型Si-NWFET制造方法

有效

• 申請號: 201210093930.7
• 申請日: 2012-03-31
• 公開（公告）號: CN102646624A
• 公開（公告）日: 2012-08-22
• 發明（設計）人: 黃曉櫓
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/28;H01L21/02;H01L21/336
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

1.一種基于SOI的三維陣列式后柵型Si-NWFET制造方法，包括：

提供SOI襯底，所述SOI襯底由下至上依次包括硅襯層、絕緣體層和頂層硅；

對所述SOI襯底表面進行處理，將所述SOI襯底頂層硅轉化為初始鍺硅層；

在所述SOI襯底上交替形成硅層和后續鍺硅層，所述初始鍺硅層和后續鍺硅層共同構成鍺硅層；

對所述鍺硅層和硅層刻蝕處理，形成鰭形有源區，所述鰭形有源區三維陣列式堆疊，剩余的區域作為源漏區；

在所述鰭形有源區內形成硅納米線，所述硅納米線三維陣列式堆疊；

在所述硅納米線表面形成柵極氧化層；

在鰭形有源區外形成隔離介質層并對源漏區進行離子注入和退火工藝；

在鰭形有源區內的SOI襯底上形成柵極。

2.如權利要求1所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，對所述SOI襯底表面進行處理，將所述SOI襯底頂層硅轉化為初始鍺硅層的步驟包括：

在所述SOI襯底表面沉積一鍺層或鍺硅層；

對所述鍺層或鍺硅層氧化處理，所述鍺層或鍺硅層中鍺氧化濃縮與所述SOI襯底頂層中的硅形成初始鍺硅層，所述初始鍺硅層的上層表面為SiO₂層；

濕法去除所述SiO₂層。

3.如權利要求1所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述硅層至少為一層，所述鍺硅層比硅層多一層。

4.如權利要求1所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述硅納米線的直徑在1納米～1微米之間。

5.如權利要求1所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述硅納米線的截面形狀為圓形、橫向跑道形或縱向跑道形。

6.如權利要求1所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，在所述硅納米線表面形成柵極氧化層之前，還包括：

對所述硅納米線進行熱氧化；

蝕刻掉所述熱氧化形成的二氧化硅。

7.如權利要求1所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述柵極氧化層的材料為二氧化硅、氮氧化硅或高k介質。

8.如權利要求7所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述高k介質為HfO₂、Al₂O₃、ZrO₂中的一種或其任意組合。

9.如權利要求1所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述柵極的材料為多晶硅、無定形硅、金屬中的一種或其任意組合。

10.如權利要求1所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述隔離介質層的材料為二氧化硅。

11.如權利要求1所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述刻蝕采用次常壓化學氣相刻蝕法。

12.如權利要求11所述的基于SOI的三維陣列式后柵型Si-NWFET制造方法，其特征在于，所述次常壓化學氣相刻蝕法采用氫氣和氯化氫混合氣體，其中氫氣和氯化氫混合氣體的溫度在600℃～800℃之間，其中氯化氫的分壓大于300Torr。