[發明專利]半導體器件的金屬柵極結構

有效

• 申請號: 201210093769.3
• 申請日: 2012-03-31
• 公開（公告）號: CN103066073A
• 公開（公告）日: 2013-04-24
• 發明（設計）人: 朱鳴;林慧雯;莊學理;楊寶如;黃淵圣;陳嘉仁;陳昭成
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/49;H01L21/8238
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;房嶺梅

技術領域

本發明涉及的是集成電路制造，并且更具體地涉及的是金屬柵極結構。

背景技術

隨著技術節點的縮小，在一些集成電路(IC)中期望利用金屬柵電極來替代傳統的多晶硅柵電極，從而在部件尺寸變小的同時改進器件性能。形成金屬柵電極的工藝被稱作“后柵極”工藝，在該工藝中“后”制造最終的柵極結構，這減小了后續工藝(包括在形成柵極之后必須要執行的高溫處理)的數量。

然而，對在互補金屬氧化物半導體(CMOS)的制造過程中實施這種部件和工藝而言仍存在挑戰。隨著柵極長度以及器件之間的空間的減小，這些問題變得更為嚴重。例如，因為鄰近的柵極之間的原子擴散導致CMOS器件的閾值電壓出現了改變，所以很難為CMOS器件提供穩定的閾值電壓，由此還提高了器件不穩定和/或器件失效的可能性。

因此，亟需一種閾值電壓對工藝變化不敏感的金屬柵極結構。

發明內容

為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種互補金屬氧化物半導體(CMOS)半導體器件，包括：襯底，包括鄰近P有源區域和N有源區域并且將所述P有源區域和所述N有源區域分隔開的隔離區域；P金屬柵電極，位于所述P有源區域上方并且在所述隔離區域上方延伸，其中，所述P金屬柵電極包括P功函金屬以及位于所述P功函金屬和所述襯底之間的含氧TiN層；以及N金屬柵電極，位于所述N有源區域上方并且在所述隔離區域上方延伸，其中，所述N金屬柵電極包括N功函金屬以及位于所述N功函金屬和所述襯底之間的富氮TiN層，其中，在所述隔離區域上方，所述富氮TiN層與所述含氧TiN層相連接。

在該CMOS半導體器件中，還包括：含氧TaN層，位于所述含氧TiN層和所述P功函金屬之間。

在該CMOS半導體器件中，還包括：富氮TaN層，位于所述富氮TiN層和所述N功函金屬之間。

在該CMOS半導體器件中，還包括：含氮柵極介電層，位于所述富氮TiN層和所述襯底之間。

在該CMOS半導體器件中，所述N金屬柵電極具有凹部，所述P金屬柵電極具有延伸到所述凹部中的凸部。

在該CMOS半導體器件中，所述P金屬柵電極的最大寬度與所述N金屬柵電極的最小寬度的比率從大約1.05至1.2。

在該CMOS半導體器件中，還包括：含氧TaN層，位于所述N功函金屬和所述P功函金屬之間。

在該CMOS半導體器件中，還包括：富氮TaN層，位于所述N功函金屬和所述P功函金屬之間。

在該CMOS半導體器件中，所述N功函金屬包括選自由Ti、Ag、Al、TiAl、TiAlN、TaC、TaCN、TaSiN、Mn、和Zr所構成的組中的材料。

在該CMOS半導體器件中，所述P功函金屬包括選自由TiN、WN、TaN、和Ru所構成的組中的材料。

根據本發明的另一方面，提供了一種制造CMOS半導體器件的方法，包括：提供包括鄰近P有源區域和N有源區域并且將所述P有源區域和所述N有源區域分隔開的隔離區域的襯底；在層間介電(ILD)層內形成柵極帶，所述柵極帶包括位于所述P有源區域、所述隔離區域、和所述N有源區域上方的偽柵電極和TiN層；去除所述偽柵電極的第一部分，以形成位于所述P有源區域的整個長度上方并且在所述ILD層內的所述隔離區域上方延伸的第一開口，所述第一開口暴露出所述TiN層的第一部分；對所述TiN的所述第一部分實施含氧等離子體處理；利用第一金屬材料填充所述第一開口；去除所述偽柵電極的第二部分，以形成位于所述N有源區域的整個長度上方并且在所述ILD層中的所述隔離區域上方延伸的第二開口，所述第二開口暴露出所述TiN層的第二部分；對所述TiN層的所述第二部分實施含氮等離子體處理；以及利用第二金屬材料填充所述第二開口。

在該方法中，使用包括O₂、O₃、或者H₂O的源氣體對所述TiN層的所述第一部分執行含氧等離子體處理步驟。

在該方法中，在大約200W至1000W的源功率下對所述TiN層的所述第一部分執行含氧等離子體處理步驟。

在該方法中，在大約2mTorr至5mTorr的壓力下對所述TiN層的所述第一部分執行含氧等離子體處理步驟。

在該方法中，使用包括N₂或者NH₃的源氣體對所述TiN層的所述第二部分執行含氮等離子體處理步驟。