[發明專利]半導體器件、鰭式場效應管的形成方法

有效

• 申請號: 201210093167.8
• 申請日: 2012-03-31
• 公開（公告）號: CN103367152A
• 公開（公告）日: 2013-10-23
• 發明（設計）人: 三重野文健
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術領域，特別涉及半導體器件、鰭式場效應管的形成方法。

背景技術

隨著半導體工藝技術的不斷發展，隨著工藝節點逐漸減小，后柵(gate-last)工藝得到了廣泛應用，來獲得理想的閾值電壓，改善器件性能。但是當器件的特征尺寸(CD，Critical?Dimension)進一步下降時，即使采用后柵工藝，常規的MOS場效應管的結構也已經無法滿足對器件性能的需求，多柵器件作為常規器件的替代得到了廣泛的關注。

鰭式場效應管(Fin?FET)是一種常見的多柵器件，圖1示出了現有技術的一種鰭式場效應管的立體結構示意圖。如圖1所示，包括：半導體襯底10，所述半導體襯底10上形成有凸出的鰭部14，鰭部14一般是通過對半導體襯底10刻蝕后得到的；介質層11，覆蓋所述半導體襯底10的表面以及鰭部14的側壁的一部分；柵極結構12，橫跨在所述鰭部14上，覆蓋所述鰭部14的頂部和側壁，柵極結構12包括柵介質層(圖中未示出)和位于柵介質層上的柵電極(圖中未示出)。對于Fin?FET，鰭部14的頂部以及兩側的側壁與柵極結構12相接觸的部分都成為溝道區，即具有多個柵，有利于增大驅動電流，改善器件性能。

然而隨著工藝節點的進一步減小，現有技術的鰭式場效應管的器件性能存在問題。

更多關于鰭式場效應管的結構及形成方法請參考專利號為“US7868380B2”的美國專利。

發明內容

本發明解決的問題是提供器件性能好的半導體器件、鰭式場效應管的形成方法。

為解決上述問題，本發明的實施例提供了一種半導體器件，包括：

提供半導體襯底；

形成覆蓋所述半導體襯底表面的硬掩膜薄膜；

形成位于所述硬掩膜薄膜表面的凸起的支撐部；

形成位于所述支撐部側壁的側墻；

去除所述支撐部，并以所述側墻為掩膜，刻蝕所述硬掩膜薄膜形成硬掩膜層；

以所述硬掩膜層為掩膜，刻蝕所述半導體襯底形成鰭部。

可選地，所述側墻的形成步驟包括：形成覆蓋所述硬掩膜薄膜、支撐部的頂部和側壁的側墻薄膜；刻蝕所述側墻薄膜直至暴露出硬掩膜薄膜和支撐部的頂部。

可選地，刻蝕所述側墻薄膜直至暴露出硬掩膜薄膜和支撐部的頂部的工藝為各向異性的干法刻蝕工藝。

可選地，所述側墻的材料為氮化硅、氧化硅或磷硅玻璃。

可選地，所述側墻的厚度為10-40nm。

可選地，所述硬掩膜層的形成工藝為：采用各向同性的干法刻蝕工藝刻蝕所述硬掩膜薄膜。

可選地，所述硬掩膜層的形成工藝為：采用HF和水的體積比為1∶80～1∶120的氫氟酸刻蝕所述硬掩膜薄膜。

可選地，還包括：去除所述側墻和硬掩膜層，暴露出所述鰭部的頂部。

可選地，所述硬掩膜層的材料為氮化硅、氧化硅或磷硅玻璃。

可選地，所述支撐部的材料為氮化硅、氧化硅或磷硅玻璃。

可選地，所述半導體襯底為單晶硅或鍺絕緣體上硅。

相應的，發明人還提供了一種鰭式場效應管的形成方法，包括：

提供采用上述任一項方法形成的半導體器件；

形成柵極結構，所述柵極結構位于所述半導體器件的半導體襯底上，且橫跨所述鰭部的頂部和側壁；

以所述柵極結構為掩膜，向所述鰭部摻雜形成源/漏極。

相應的，發明人還提供了一種半導體器件的形成方法，包括：

提供半導體襯底；

形成覆蓋所述半導體襯底表面的硬掩膜薄膜；

形成位于所述硬掩膜薄膜表面的凸起的支撐部；

形成位于所述支撐部側壁的第一側墻；

去除所述支撐部，并形成位于所述第一側墻的側壁的第二側墻；

去除所述第一側墻，并以所述第二側墻為掩膜，刻蝕所述硬掩膜薄膜形成硬掩膜層；

以所述硬掩膜層為掩膜，刻蝕所述半導體襯底形成鰭部。

可選地，所述第一側墻的形成步驟包括：形成覆蓋所述硬掩膜薄膜、支撐部的頂部和側壁的第一側墻薄膜；刻蝕所述第一側墻薄膜直至暴露出硬掩膜薄膜和支撐部的頂部。

可選地，刻蝕所述第一側墻薄膜直至暴露出硬掩膜薄膜和支撐部的頂部的工藝為各向異性的干法刻蝕工藝。

可選地，所述第一側墻的材料為氮化硅、氧化硅或磷硅玻璃，所述第一側墻的厚度為10-40nm。