[發明專利]一種集總外設接口模塊

無效

• 申請號: 201210091792.9
• 申請日: 2012-03-31
• 公開（公告）號: CN102629242A
• 公開（公告）日: 2012-08-08
• 發明（設計）人: 劉昊;范磊;王琢玉
• 申請（專利權）人: 蘇州博聯科技有限公司;東南大學蘇州研究院
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 范晴

1.一種集總外設接口模塊，其特征在于，它包括CPU處理器、接口復用器、功能選擇開關、插針引腳，CPU處理器通過數據線、中斷線、時鐘線、電源線四組線與接口復用器相連，接口復用器通過數據線、中斷線、時鐘線、電源線四組線連接設于接口模塊外的插針引腳，所述插針引腳用于連接外設接口，功能選擇開關與接口復用器相連，用于切換接口標準。

2.根據權利要求1所述的一種集總外設接口模塊，其特征在于，所述接口復用器為FPGA模塊，所述FPGA模塊內預設有多種接口標準，所述接口標準可通過功能選擇開關進行切換。

3.根據權利要求2所述的一種集總外設接口模塊，其特征在于，所述FPGA模塊的標準可通過CPU處理進行重設，用于用戶后期添加不同的接口標準。

4.根據權利要求1或2或3所述的一種集總外設接口模塊，其特征在于，所述FPGA模塊包括接收數據寄存器、數據轉換單元、發送數據寄存器以及時序調整單元，CPU處理器所需發出的數據首先發至接收數據寄存器，數據轉換單元根據功能選擇開關所選擇的接口標準轉換接收數據寄存器中的數據并將所轉換出的數據存儲在發送數據寄存器內，存儲在發送數據寄存器內的數據在經時序調整單元對數據時序進行調整后通過插針引腳發送至外設。

5.根據權利要求4所述的一種集總外設接口模塊，其特征在于，所述FPGA模塊還包括接口標準配置寄存器，接口標準配置寄存器與數據轉換單元相連，所述接口標準配置寄存器用于接收接口標準控制指令，所述數據轉換單元根據接口標準控制指令切換接口標準并轉換數據。