[發(fā)明專利]一種集總外設(shè)接口模塊

無效

• 申請?zhí)枺?/td>: 201210091792.9
• 申請日: 2012-03-31
• 公開（公告）號: CN102629242A
• 公開（公告）日: 2012-08-08
• 發(fā)明（設(shè)計）人: 劉昊;范磊;王琢玉
• 申請（專利權(quán)）人: 蘇州博聯(lián)科技有限公司;東南大學(xué)蘇州研究院
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 蘇州創(chuàng)元專利商標(biāo)事務(wù)所有限公司 32103
• 代理人: 范晴

1.一種集總外設(shè)接口模塊，其特征在于，它包括CPU處理器、接口復(fù)用器、功能選擇開關(guān)、插針引腳，CPU處理器通過數(shù)據(jù)線、中斷線、時鐘線、電源線四組線與接口復(fù)用器相連，接口復(fù)用器通過數(shù)據(jù)線、中斷線、時鐘線、電源線四組線連接設(shè)于接口模塊外的插針引腳，所述插針引腳用于連接外設(shè)接口，功能選擇開關(guān)與接口復(fù)用器相連，用于切換接口標(biāo)準(zhǔn)。

2.根據(jù)權(quán)利要求1所述的一種集總外設(shè)接口模塊，其特征在于，所述接口復(fù)用器為FPGA模塊，所述FPGA模塊內(nèi)預(yù)設(shè)有多種接口標(biāo)準(zhǔn)，所述接口標(biāo)準(zhǔn)可通過功能選擇開關(guān)進(jìn)行切換。

3.根據(jù)權(quán)利要求2所述的一種集總外設(shè)接口模塊，其特征在于，所述FPGA模塊的標(biāo)準(zhǔn)可通過CPU處理進(jìn)行重設(shè)，用于用戶后期添加不同的接口標(biāo)準(zhǔn)。

4.根據(jù)權(quán)利要求1或2或3所述的一種集總外設(shè)接口模塊，其特征在于，所述FPGA模塊包括接收數(shù)據(jù)寄存器、數(shù)據(jù)轉(zhuǎn)換單元、發(fā)送數(shù)據(jù)寄存器以及時序調(diào)整單元，CPU處理器所需發(fā)出的數(shù)據(jù)首先發(fā)至接收數(shù)據(jù)寄存器，數(shù)據(jù)轉(zhuǎn)換單元根據(jù)功能選擇開關(guān)所選擇的接口標(biāo)準(zhǔn)轉(zhuǎn)換接收數(shù)據(jù)寄存器中的數(shù)據(jù)并將所轉(zhuǎn)換出的數(shù)據(jù)存儲在發(fā)送數(shù)據(jù)寄存器內(nèi)，存儲在發(fā)送數(shù)據(jù)寄存器內(nèi)的數(shù)據(jù)在經(jīng)時序調(diào)整單元對數(shù)據(jù)時序進(jìn)行調(diào)整后通過插針引腳發(fā)送至外設(shè)。

5.根據(jù)權(quán)利要求4所述的一種集總外設(shè)接口模塊，其特征在于，所述FPGA模塊還包括接口標(biāo)準(zhǔn)配置寄存器，接口標(biāo)準(zhǔn)配置寄存器與數(shù)據(jù)轉(zhuǎn)換單元相連，所述接口標(biāo)準(zhǔn)配置寄存器用于接收接口標(biāo)準(zhǔn)控制指令，所述數(shù)據(jù)轉(zhuǎn)換單元根據(jù)接口標(biāo)準(zhǔn)控制指令切換接口標(biāo)準(zhǔn)并轉(zhuǎn)換數(shù)據(jù)。