[發(fā)明專利]3D芯片TSV互連的內(nèi)建自測(cè)試及內(nèi)建自修復(fù)技術(shù)

在審

• 申請(qǐng)?zhí)枺?/td>: 201210090624.8
• 申請(qǐng)日: 2012-03-30
• 公開(kāi)（公告）號(hào): CN102655101A
• 公開(kāi)（公告）日: 2012-09-05
• 發(fā)明（設(shè)計(jì)）人: 馮建華;譚曉慧
• 申請(qǐng)（專利權(quán)）人: 北京大學(xué)
• 主分類號(hào): H01L21/66
• 分類號(hào): H01L21/66;G01R31/28
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

技術(shù)領(lǐng)域

本發(fā)明公開(kāi)了一種3D芯片TSV(硅穿孔)互連的內(nèi)建自測(cè)試及內(nèi)建自修復(fù)技術(shù)。具體是指在3D芯片上電復(fù)位后(Power-on?Reset)，內(nèi)建自測(cè)試電路開(kāi)始工作，對(duì)TSV進(jìn)行分組測(cè)試，并根據(jù)測(cè)試結(jié)果生成相應(yīng)的TSV配置信息，然后調(diào)用內(nèi)建自修復(fù)電路對(duì)TSV進(jìn)行配置，當(dāng)完成所有TSV的測(cè)試及配置后，電路既可進(jìn)入正常工作。

背景技術(shù)

隨著器件尺寸的縮小以及電路規(guī)模的增大，互連線所帶來(lái)的延遲及功耗問(wèn)題越來(lái)越嚴(yán)重，事實(shí)上，這已成為制約電路性能的最主要瓶頸。3D芯片通過(guò)硅穿孔技術(shù)實(shí)現(xiàn)多層硅片的垂直互連，增大了設(shè)計(jì)空間，提高了設(shè)計(jì)的靈活性，同時(shí)也能減小芯片面積，提高電路工作速度，降低電路的功耗。近年來(lái)，TSV工藝取得了重大進(jìn)步，國(guó)外已經(jīng)有3D芯片問(wèn)世，產(chǎn)品包括3D?CMOS傳感器、3D?FPGA、3D?RAM等。但是，為了實(shí)現(xiàn)3D芯片的商業(yè)化生產(chǎn)，還有許多難題需要解決，例如3D芯片的測(cè)試、成品率的控制等。

TSV是實(shí)現(xiàn)芯片垂直互連的關(guān)鍵技術(shù)，在現(xiàn)有的工藝條件下，TSV的制造(fabrication)、對(duì)準(zhǔn)(alignment)、鍵合(bonding)過(guò)程都有可能引入與TSV相關(guān)的故障，因此，TSV的測(cè)試就尤為重要。針對(duì)TSV的測(cè)試，目前比較可行的方案是在鍵合后測(cè)試(post-bond?test)階段，通過(guò)TSV互連測(cè)試來(lái)實(shí)施。Erik?Jan?Marinissen等提出了一種基于邊界掃描的解決方案，對(duì)每一個(gè)TSV連接一個(gè)掃描單元，通過(guò)邊界掃描方式來(lái)進(jìn)行TSV互連測(cè)試，但是這種方案的硬件開(kāi)銷較大。Yu-Jen?Huang等提出了一種內(nèi)建自測(cè)試的方案，這種方案只考慮了TSV互連的測(cè)試，因此不用每一個(gè)TSV都連接一個(gè)掃描單元，而是將TSV配置為類似于存儲(chǔ)器的陣列，通過(guò)BIST對(duì)TSV陣列進(jìn)行逐行測(cè)試，從而可以將硬件開(kāi)銷大大降低，同時(shí)也可以節(jié)省測(cè)試成本。另外，針對(duì)存在故障的TSV，如果不采取措施，將導(dǎo)致整個(gè)芯片的失效。而且隨著TSV數(shù)量的增加(TSV密度的增加以及疊加芯片層數(shù)目的增加)，TSV故障對(duì)芯片成品率及芯片成本的影響將相應(yīng)增大。針對(duì)TSV故障所導(dǎo)致的芯片良率損失，Ang-Chih?Hsieh等提出了冗余(redundancy)技術(shù)，通過(guò)增加冗余的TSV作為備用的信號(hào)通道，對(duì)有故障的TSV通道進(jìn)行替換，從而實(shí)現(xiàn)TSV的修復(fù)。Hung-Yen?Huang等提出了一種針對(duì)TSV互連的內(nèi)建自測(cè)試及內(nèi)建自修復(fù)方案，通過(guò)將TSV等效為RC模型進(jìn)行充放電測(cè)試，是一種模擬測(cè)試技術(shù)，但是TSV的RC模型的準(zhǔn)確性還有待論證。因此，本發(fā)明提出了一種針對(duì)TSV互連的內(nèi)建自測(cè)試及內(nèi)建自修復(fù)技術(shù)，這種技術(shù)能克服當(dāng)前TSV互連測(cè)試技術(shù)的缺陷，并且能提高芯片的成品率。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種針對(duì)3D芯片TSV互連的內(nèi)建自測(cè)試及內(nèi)建自修復(fù)的方法，以解決當(dāng)前3D芯片TSV測(cè)試的難題，并通過(guò)冗余替換策略，提高芯片的成品率。

為了達(dá)到上述目的，本發(fā)明公開(kāi)了一種集TSV內(nèi)建自測(cè)試及TSV內(nèi)建自修復(fù)于一體的DFT技術(shù)，主要包括兩大部分，TSV內(nèi)建自測(cè)試電路(BIST)以及TSV內(nèi)建自修復(fù)電路(BISR)。其中BIST部分包括以下幾部分：BIST控制器、測(cè)試向量生成及發(fā)送單元、地址計(jì)數(shù)及譯碼單元、測(cè)試響應(yīng)分析單元；BISR包括以下幾部分：BISR控制器、TSV映射單元、TSV冗余分析單元。BIST控制器用于控制BIST電路中其它模塊的工作，測(cè)試向量生成及發(fā)送單元用于生成測(cè)試向量并對(duì)輸出TSV施加測(cè)試激勵(lì)信號(hào)，地址計(jì)數(shù)及譯碼單元用于選擇被測(cè)試的TSV行，測(cè)試響應(yīng)分析單元與輸入TSV相連以捕獲來(lái)自另一層的測(cè)試信號(hào)并生成相應(yīng)的故障診斷信息；BISR控制器用于控制BISR電路中其它模塊的工作，TSV映射單元用于實(shí)現(xiàn)信號(hào)與TSV通道之間的映射，TSV冗余分析單元根據(jù)故障診斷信息生成相應(yīng)的配置信息以實(shí)現(xiàn)對(duì)TSV映射單元的正確配置。在每一層需要疊加的芯片上，都需要有上述相應(yīng)的電路。