[發(fā)明專利]具有電流注入讀出放大器的非易失性存儲(chǔ)裝置有效
| 申請(qǐng)?zhí)枺?/td> | 201210089957.9 | 申請(qǐng)日： | 2012-03-30 |
| 公開（公告）號(hào)： | CN103366804B | 公開（公告）日： | 2017-10-13 |
| 發(fā)明（設(shè)計(jì)）人： | 周耀;錢曉州;白寧 | 申請(qǐng)（專利權(quán)）人： | 硅存儲(chǔ)技術(shù)公司 |
| 主分類號(hào)： | G11C11/56 | 分類號(hào)： | G11C11/56 |
| 代理公司： | 中國(guó)專利代理(香港)有限公司72001 | 代理人： | 王岳,王忠忠 |
| 地址： | 美國(guó)加利*** | 國(guó)省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 具有 電流 注入 讀出 放大器 非易失性 存儲(chǔ) 裝置 | ||
技術(shù)領(lǐng)域
公開了一種具有電流注入讀出放大器（current injection sensing amplifier）的非易失性存儲(chǔ)裝置。
背景技術(shù)
使用浮柵（floating gate）來在其上存儲(chǔ)電荷的非易失性半導(dǎo)體存儲(chǔ)單元和形成在半導(dǎo)體基底中的這種非易失性存儲(chǔ)單元的存儲(chǔ)陣列在現(xiàn)有技術(shù)中是公知的。典型地，這種浮柵存儲(chǔ)單元具有分柵（split gate）類型或者疊柵（stacked gate）類型。
通常使用讀出放大器對(duì)浮柵存儲(chǔ)單元執(zhí)行讀操作。用于這個(gè)目的的讀出放大器公開于美國(guó)專利No. 5,386,158(“’158專利”)，該專利為了所有目的而包括于此以資參考。’158專利公開了使用汲取（draw）已知量的電流的參考單元。’158專利依賴于用于反映（mirror）由參考單元汲取的電流的電流反射鏡（current mirror）和用于反映由選定存儲(chǔ)單元汲取的電流的另一電流反射鏡。然后比較每個(gè)電流反射鏡中的電流，并且基于哪個(gè)電流較大能夠確定存儲(chǔ)在存儲(chǔ)單元中的值(例如，0或者1)。
另一讀出放大器公開于美國(guó)專利No. 5,910,914(“’914專利”)，該專利為了所有目的而包括于此以資參考。’914專利公開了一種讀出電路，用于能夠存儲(chǔ)超過一位數(shù)據(jù)的多電平浮柵存儲(chǔ)單元或MLC。它公開了用于確定存儲(chǔ)在存儲(chǔ)單元中的值(例如，00、01、10或者11)的多個(gè)參考單元的使用。在這種方案中也使用電流反射鏡。
現(xiàn)有技術(shù)的電流反射鏡使用PMOS晶體管。PMOS晶體管的一個(gè)特性在于：僅當(dāng)施加于柵極的電壓小于裝置的電壓閾值(通常稱為VTH)時(shí)，PMOS晶體管能夠?qū)āＪ褂美肞MOS晶體管的電流反射鏡的一個(gè)缺點(diǎn)在于：PMOS晶體管引起VTH降（drop）。這妨礙了設(shè)計(jì)者創(chuàng)建工作于更低電壓并消耗更少功率的讀出放大器的能力。
所需要的是一種改進(jìn)的讀出電路，其與現(xiàn)有技術(shù)中相比工作于更低的電壓供應(yīng)電平并消耗更少功率。
發(fā)明內(nèi)容
通過提供使用電流注入器（injector）而非電流反射鏡的讀出電路解決前述問題和需求。在一個(gè)實(shí)施例中，電流注入器用于提供一種一致的電流源，其并不基于連接到該電流注入器的負(fù)載而改變。電流源在這個(gè)實(shí)施例中包括四條輸出線。三條線各自連接到參考單元和比較器。第四條線連接到選定存儲(chǔ)單元和比較器。每個(gè)參考單元汲取預(yù)定量的電流。比較器隨后比較這三條線中的每條線上的剩余電流與連接到選定存儲(chǔ)單元的線上的剩余電流。基于這種比較，產(chǎn)生這樣的輸出：該輸出指示存儲(chǔ)單元的狀態(tài)(例如，00、01、10、11)并且和與其它三條線相比連接到選定存儲(chǔ)單元的線上的電流的相對(duì)大小直接相關(guān)。
通過回顧說明書、權(quán)利要求和附圖，本發(fā)明的其它目的和特征將會(huì)變得清楚。
附圖說明
圖1是包括電流注入器的讀出電路實(shí)施例的示例性方框圖。
圖2是包括電流注入器的讀出電路實(shí)施例的示例性電路圖。
圖3是顯示圖2的讀出電路中使用的電流注入器的示例性電路圖。
圖4是顯示圖2的讀出電路中使用的參考鉗位回路（reference clamp loop）的示例性電路圖。
圖5是顯示與圖2的讀出電路中的選定單元一起使用的鉗位回路的示例性電路圖。
圖6是顯示圖2的讀出電路中使用的比較器的示例性電路圖。
圖7是與圖1或者圖2的讀出電路一起使用的比較器和解碼器的示例性電路圖。
圖8是包括電流注入器的另一讀出電路實(shí)施例的示例性電路圖。
具體實(shí)施方式
現(xiàn)在將參照?qǐng)D1描述實(shí)施例。描述讀出電路10。讀出電路10包括：電流注入器60、耦合到參考單元120的參考鉗位回路20、耦合到參考單元130的參考鉗位回路30、耦合到參考單元140的參考鉗位回路40、耦合到選定單元150的鉗位回路50和比較器70。在這個(gè)實(shí)施例中，選定單元150能夠存儲(chǔ)四種可能值(為了容易參考，稱為“00”、“01”、“10”和“11”)之一，并且使用三個(gè)參考單元，但本領(lǐng)域普通技術(shù)人員將會(huì)理解，選定單元150能夠設(shè)計(jì)為存儲(chǔ)更少或者更多數(shù)量的可能值并且能夠使用更少或者更多數(shù)量的參考單元。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于硅存儲(chǔ)技術(shù)公司，未經(jīng)硅存儲(chǔ)技術(shù)公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210089957.9/2.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
