[發明專利]一種LDPC-CC譯碼算法及譯碼器

有效

• 申請號: 201210089263.5
• 申請日: 2012-03-30
• 公開（公告）號: CN102611462A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 陳赟;周昌盛;黃躍斌;郭志遠;葛云龍;陳緒斌;樊文華;曾曉洋
• 申請（專利權）人: 復旦大學
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

1.一種LDPC-CC譯碼算法，其特征在于將每個校驗節點都視為一層，從而使LDPC-CC碼也能適用層次化譯碼算法，具體步驟如下：

（1）初始化：

??????????????????????（6）

（2）校驗節點更新：

??????????????????????（7）

???????（8）

（3）在更新完某一層時立即更新相應后驗信息：

???????????????????????（9）

（4）重復步驟（2）與步驟（3），直到信息節點通過所有處理器；

（5）硬判決：

???????????????????????（10）

?

其中，是經過信道后信息節點V的本征信息，是信息節點V的后驗信息，是校驗節點C到信息節點V的外信息，是信息節點V到校驗節點C的前驗信息，是歸一化因子，?是所有與校驗節點C有連接關系的信息節點的集合，是所有與信息節點V有連接關系的校驗節點的集合，是除去符號，是信息節點V的硬判結果。

2.一種基于權利要求1所述LDPC-CC譯碼算法的譯碼器，其特征在于由主控制器、處理器、外信息存儲器構成，其中多個相同的處理器串行，形成一個流水線結構；

(一)?所述主控制器，用于實現整個譯碼器的控制功能，包括負責處理譯碼器的輸入與輸出、各處理器的協調以及外信息傳輸；

（二）所述串行的處理器，用于完成譯碼過程中的各種運算；其中每個處理器都包括：

（1）中央控制器，負責整個處理器的內部協調，即負責產生各類控制信號，?以協調后驗信息存儲器、減法陣列、歸一化陣列和加法陣列的數據傳遞與更新；

（2）后驗信息存儲器，負責后驗信息的存儲，?包括本征信息或前一個處理器傳遞過來的后驗信息的寫入，本處理器內部進行如式（7）所示前驗信息更新前對相關后驗信息的讀取及進行如式（9）所示后驗信息更新完成后相關后驗信息的寫入；

（3）減法陣列，負責先驗信息的更新，?即從相關后驗信息存儲器和外信息存儲器讀取相應的后驗信息及外信息后進行如式（7）所示前驗信息更新；

（4）歸一化陣列，負責外信息的更新，即先從減法陣列讀取更新后的前驗信息?，然后進行如式（8）所示的外信息更新；

（5）加法陣列，負責后驗信息的更新，即分別從減法陣列與歸一化陣列中讀取更新后的前驗信息?與外信息，然后進行如式（9）所示的后驗信息更新；

（三）所述外信息存儲器，用于存儲譯碼過程中校驗節點處理器更新生成的外信息，并在相鄰兩處理器間傳遞外信息，具體是將前一個處理器進行如式（8）所示更新完的外信息傳遞給下一個處理器以進行如式（7）所示的前驗信息更新。