[發明專利]一種用于紅外焦平面陣列器件的微結構及其制造方法

有效

• 申請號: 201210088833.9
• 申請日: 2012-03-29
• 公開（公告）號: CN102593133A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 歐文
• 申請（專利權）人: 江蘇物聯網研究發展中心
• 主分類號: H01L27/144
• 分類號: H01L27/144;G01J5/20
• 代理公司: 無錫市大為專利商標事務所 32104
• 代理人: 曹祖良

技術領域

本發明涉及一種微結構及其制造方法，尤其是一種用于紅外焦平面陣列器件的微結構及其制造方法，屬于MEMS器件的技術領域。

背景技術

紅外成像技術廣泛應用于軍事、工業、農業、醫療、森林防火、環境保護等各領域，其核心部件是紅外焦平面陣列（Infrared?Focal?Plane?Array，IRFPA）。根據工作原理分類，可分為：光子型紅外探測器和非制冷紅外探測器。光子型紅外探測器采用窄禁帶半導體材料，如HgCdTe、InSb等，利用光電效應實現紅外光信號向電信號的轉換；因而需要工作在77K或更低的溫度下，這就需要笨重而又復雜的制冷設備，難以小型化，攜帶不方便。另一方面，HgCdTe和InSb等材料價格昂貴、制備困難，且與CMOS工藝不兼容，所以光子型紅外探測器的價格一直居高不下。這些都極大地阻礙了紅外攝像機的廣泛應用，特別是在民用方面，迫切需要開發一種性能適中、價格低廉的新型紅外攝像機。非制冷熱型紅外探測器通過紅外探測單元吸收紅外線，紅外能量引起紅外探測單元的電學特性發生變化，把紅外能量轉化為電信號，通過讀出電路讀取該信號并進行處理。

如圖1和US7005644B2中的圖2是兩種主要的以單晶硅PN結二極管作為紅外傳感單元的非制冷紅外探測器單元制作的微結構，其中，圖1為“640X480?pixel?uncooled?infrared?FPA?with?SOI?diode?detectors”.?Proc.?Of?SPIE?Vol.5783,?2005”中的附圖。兩種結構上利用單晶硅PN結二極管的溫敏特性與加工工藝不敏感的特點，從而有利于制作出非均勻性很好的紅外焦平面陣列。兩種結構都是采用共振吸收結構來提高紅外吸收效率，為了提高該兩種結構的紅外吸收效率，制作了專門的金屬反射層，結構復雜，不易制造。同時，這兩種結構是采用兩步釋放法，即第一步釋放上面的紅外吸收結構，由于是采用Polymide（聚酰亞胺）作為犧牲層，因此這步采用O₂等離子體灰化方法進行釋放，這種方法與常規的IC工藝不兼容，第二步是采用XeF₂氣相釋放工藝釋放掉單晶硅，制作出空腔懸空結構。主要的問題是共振吸收結構做得非常復雜，不易于制造，同時采用的Polymide犧牲層材料與常規的IC工藝不兼容。

發明內容

本發明的目的是克服現有技術中存在的不足，提供一種用于紅外焦平面陣列器件的微結構及其制造方法，其工藝步驟簡單，與常規IC工藝兼容，檢測精度高，制造方便。

按照本發明提供的技術方案，所述用于紅外焦平面陣列器件的微結構，包括第一襯底及位于所述第一襯底上方的第二襯底，所述第二襯底的上方設有第三襯底；所述第一襯底的表面上覆蓋有鈍化介質層，所述鈍化介質層下方的第一襯底內設有CMOS讀取電路，所述CMOS讀取電路包括最外層的反光板，刻蝕反光板上方相應的鈍化介質層以形成位于鈍化介質層內的共振槽；在共振槽外圈的鈍化介質層上設有第一低溫鍵合體及位于第一低溫鍵合體外圈的第二低溫鍵合體；

在第二襯底內設有若干貫通第二襯底的空腔，第二襯底內對應空腔的外側設有阻擋槽，所述阻擋槽的內壁及底部覆蓋有釋放腐蝕阻擋層，并在阻擋槽內填充熱沉；在任意空腔的下方均設有紅外敏感區及位于紅外敏感區外側的熱隔離懸臂梁；紅外敏感區包括紅外吸收層及硅島，所述硅島通過絕緣介質層與紅外吸收層相絕緣隔離，硅島內設有若干串聯分布的二極管；第二襯底上設有與第一低溫鍵合體相對應分布的第三低溫鍵合體及與第二低溫鍵合體相對應分布的第四低溫鍵合體，所述第三低溫鍵合體通過連接線與第二襯底相連，連接線位于紅外敏感區及熱隔離懸臂梁的外圈，且連接線與硅島內的二極管電連接；第三低溫鍵合體與第四低溫鍵合體間設有吸氣劑；第一襯底與第二襯底通過第一低溫鍵合體與第三低溫鍵合體對應真空焊接以及第二低溫鍵合體與第四低溫鍵合體對應真空焊接后連接成一體，并使得紅外吸收層與反光板間的共振槽形成共振腔；

第二襯底對應鄰近第三襯底的表面設有第五低溫鍵合體，第三襯底上設有與第五低溫鍵合體相對應分布的第六低溫鍵合體，第二襯底與第三襯底通過第五低溫鍵合體及第六低溫鍵合體真空焊接后連接成一體。

所述第三襯底上設有抗反射層，所述抗反射層覆蓋第三襯底的兩個表面。

所述第三襯底上設有微透鏡，所述微透鏡位于空腔的正上方并位于第三襯底對應遠離第二襯底的表面上；微透鏡位于抗反射層與第三襯底間。

所述第一襯底內設有TSV導電通孔，所述TSV導電通孔與第一低溫鍵合體電連接，并與CMOS讀取電路電連接。