[發明專利]移位寄存器單元、移位寄存器電路、陣列基板及顯示器件

有效

• 申請號: 201210088683.1
• 申請日: 2012-03-29
• 公開（公告）號: CN102629463A
• 公開（公告）日: 2012-08-08
• 發明（設計）人: 馬占潔
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G02F1/1362;G02F1/133
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

技術領域

本發明涉及液晶顯示器制造領域，尤其涉及移位寄存器單元、移位寄存器電路、陣列基板及顯示器件。

背景技術

近些年來顯示器的發展呈現出了高集成度，低成本的發展趨勢。其中一項非常重要的技術就是GOA(Gate?Driver?on?Array，陣列基板行驅動)的技術量產化的實現。利用GOA技術將TFT(Thin?Film?Transistor，薄膜場效應晶體管)柵極開關電路集成在顯示面板的陣列基板上以形成對顯示面板的掃描驅動，從而可以省掉柵極驅動集成電路部分，其不僅可以從材料成本和制作工藝兩方面降低產品成本，而且顯示面板可以做到兩邊對稱和窄邊框的美觀設計。同時由于可以省去Gate方向邦定Bonding的工藝，對產能和良率提升也較有利。這種利用GOA技術集成在陣列基板上的柵極開關電路也稱為GOA電路或移位寄存器電路?，F有技術提供的一種移位寄存器電路的每個移位寄存器單元由6TFT和2Cap(電容)構成如圖1所示，信號端包括3個時鐘信號端、一個信號輸入端、兩個直流信號端Vgh(高電平)端和Vg1(低電平)端、還有一個輸出端Output端，在信號輸入端幀起始信號STV和第一時鐘信號端CLK1的低電平同時到來時電容C1將輸入的幀起始信號(低電平信號)保存，該信號可以保持驅動晶體管T8處于導通狀態，第二時鐘信號端CLK2的低電平到來時驅動晶體管T8將第二時鐘信號端CLK2的低電平信號輸出，第三時鐘信號端CLK3的低電平信號到來時高電壓VDD將輸出端OUTPUT電平拉高，并將節點A的電平拉高，以便使得晶體管T8恢復截止狀態，其中每個移位寄存器單元的輸出端與下一個移位寄存器單元的信號輸入端連接。

由于移位寄存器電路是通過背板工藝直接做在基板上的，在背板制作工藝中，尤其是LTPS(Low?Temperature?Poly-silicon，低溫多晶硅技術)工藝中出現的不穩定性，會造成背板間TFT特性的差異，尤其會造成TFT器件的柵極閾值電壓Vth漂移，進而導致移位寄存器電路的工作失效。另外，在顯示產品的顯示信賴性測試中，由于長時間處于高溫高濕環境中，同樣會造成TFT特性發生變化，導致移位寄存器電路在工作當中的發生TFT器件的Vth漂移現象。因此現有技術提供的移位寄存電路存在輸出TFT柵極Vth閾值電壓漂移的現象進而影響了電路輸出端輸出特性的穩定性。

發明內容

本發明的實施例提供一種移位寄存器單元、移位寄存器電路、陣列基板及顯示器件，能夠有效改善輸出TFT柵極Vth閾值電壓漂移，保證輸出端輸出特性的穩定性。

為達到上述目的，本發明的實施例采用如下技術方案：

一方面，提供一種移位寄存器單元，包括：

一第一晶體管，該第一晶體管的柵極與輸入信號端相連；

一上拉關閉單元，與高電平端、所述輸入信號端和所述控制節點B相連；

一上拉開啟單元，與低電平端、第三時鐘信號端和所述控制節點B相連；

一第一上拉單元，與所述高電平端、所述控制節點B和所述第一晶體管的源極相連；

一第二上拉單元，與所述高電平端、所述控制節點B和輸出端相連；

一觸發單元，與第一時鐘信號端、所述輸入信號端和所述第一晶體管的源極相連；

一輸出單元，與所述第二時鐘信號端、所述輸出端、所述第一晶體管的漏極相連；

其中，所述上拉關閉單元用于在所述輸入信號端有低電平輸入時關閉所述第一上拉單元和所述第二上拉單元，所述上拉開啟單元用于在所述第三時鐘信號端輸入低電平時開啟所述第一上拉單元和所述第二上拉單元；所述第一上拉單元在開啟時用于拉高所述第一晶體管的源極電平，所述第二上拉單元用于在開啟時拉高輸出端電平；所述觸發單元用于在所述第一時鐘信號端輸入低電平時將輸入信號輸出至所述第一晶體管的源極，所述第一晶體管用于在輸入信號端輸入低電平時將輸入信號輸入至所述輸出單元，所述輸出單元用于保存所述輸入信號并在第二時鐘信號端輸入低電平時將所述輸入信號輸出；同時所述第一晶體管在輸入信號端輸入高電平的時刻保持截止狀態。

所述移位寄存器單元還包括：

一第二晶體管，該第二晶體管的柵極與所述控制節點B相連，該第二晶體管的源極與所述第一晶體管的源極相連，該第二晶體管的漏極和所述第一晶體管的漏極相連；其中當所述控制節點B為低電平時所述第二晶體管保持導通以拉高所述第一晶體管的漏極電平，停止所述輸出單元輸出信號；當所述控制節點B為高電平時，所述第二晶體管保持截止狀態。